原创力文档- 1、本文档共98页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第六章锁存器和触发器
Chapter 6. Integrated Flip-Flops;本章任务（学习内容）; Flip-Flops classify: SEC.6.1 触发器的分类: ;一.基本R-S触发器的性质:;1. NAND gate S-R Latch.;（补）2. S-R（NAND） Latch (锁的特性方程) characteristic equation;S－R Latch.波形描述;【例6.9.1.】 用VHDL语言描述基本的S-R锁。
解：
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY SR_latch1 IS
port (S, R ： in std _logic;
Q, Q’： buffer std _logic); --输出为缓冲方式
End Entity SR_latch1;
Architecture dataflow of SR_latch1 IS
Begin
Q = ‘1’when R=‘0’else
‘0’when S=‘0’else
Q ;
Q’=‘1’when S=‘0’else
‘0’when R=‘0’else
Q’;
End Architecture dataflow； ;2. NOR R-S Flip-Flop;Sec 6.2 同步式R-S触发器;1. The gate Set-Reset Flip-Flop;2.The gate Set-Reset Flip-Flop（Latch） true table;.Set-Reset Flip-Flop Characteristic equation;⑶.Synchronous S—R F.F. Characteristic Equation;(4). State Transition diagram;
通常很容易将基本的S-R锁和触发器概念相混淆，
下面给出明确的定义。
基本S-R触发器又叫门锁电路，它是对电平灵敏的记忆元件，
是基于交叉耦合的门组成的。
触发器指的是时钟脉冲或边沿触发的记忆元件。
用VHDL建模时，可以有多种方法，下面仅讨论两种设计方法。
【例6.9.2.】 基本S-R触发器设计。
解：
Library ieee;
Use ieee. std_logic_1164.All;
Entity SR_latch2 IS
Port (S, R ： in std_logic； --logic为初始值
Q，Q’ ： out s
文档评论（0）