电工电子-15剖析.ppt

第十五章 双稳态触发器和 时序逻辑电路; 时序逻辑电路与输出状态不仅与输入变量有关，而且还与系统先前的状态有关。;双稳态触发器的特点：; 基本R－S 触发器; 与非门组成的R－S触发器为负脉冲有效。;第二节 钟控双稳态触发器;一、钟控R－S 触发器; CP＝1时，触发器才能翻转。 CP控制触发器的翻转时刻，R、S控制触发器的翻转状态。 钟控R－S 触发器为正脉冲有效。;例：已知钟控R－S触发器（正脉冲有效）的输入信号RD、 R、S波形如图，试画出Q的波形。;例：由钟控R－S触发器组成的T′触发器如图所示，可完成计数功能，试分析其逻辑功能。;二、主从型J K 触发器;J K Qn+1 0 0 0 1 1 0 1 1 ; 主从型J K 触发器将触发器的翻转控制在CP下降沿这一时刻。 主从型J K 触发器无不定状态，组成计数电路，可克服空翻。;例：已知JK触发器（下降沿触发）的输入信号J、K 波形如图，试画出Q的波形（Q初始状态为0）。;三、D触发器; D CP; 四、T′－T 触发器;五、触发器逻辑功能的转换; D → T′触发器;例：已知各触发器的初态均为0，A、B、C 波形如图，试画出Q波形。;