第十一章触发器及时序逻辑电路选编.pptx

触发器及时序逻辑电路;11.1.1 基本RS触发器;11.1.1 基本RS 触发器; 当 端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有;即将触发器保持原状态不变。; 由以上分析可知：基本RS 触发器有两个状态，他可以直接置位或复位，并具有存储和记忆功。基本RS 触发器的逻辑状态表如下：;11.1.2 同步RS 触发器; 当时钟脉冲CP来到之前，即当CP= 0时，不论R 和S 端的电平如何变化，GC门和GD门的输出均为1，基本触发器保持原状态不变。;;;11.1.3 JK 触发器;非门的作用是使两个触发器的时钟脉冲信号反相。; 当时钟脉冲来到后(CP= 1), Q 端由0?1，使从触发器的S=1，R=0，当CP从1下跳为0时，非门输出为1，从触发器也翻转为1态。;(3) J=1, K=0;11.1.4 D 触发器;;11.1.5 触发器的应用举例 ;例: 4人抢答电路智力竞赛中的4人抢答电路如图所示。其中心元件为集成四D触发器。其内部有4个独立的触发器。 ;学习与探讨;11.2 寄存器;11.2 寄存器;;用构成的4位数码寄存器，原理图如下：; 移位寄存器不仅有存放数码的功能，而且有移位功能。所谓移位，就是每当来一个移位正脉冲，触发器的状态便向右或向左移一位。; FF0 接成D 触发器，数码由D 端输入。设寄存的二进制为1011，按移位脉冲（即时钟脉冲）从高位到低位依次串行送到D 端；;;11.3 计数器;11.3 二进制加法计数器; 0 1 2 3 4 5 6 7 8;CP;