第五章-数字电路基础.pptVIP

;第五章 数字电路基础;本章知识目标 掌握与门、或门、非门基本逻辑门的逻辑功能。 了解与非门、或非门、与或非门等复合逻辑门的逻辑功能。 了解TTL、CMOS门电路的型号、引脚功能。 本章技能目标 会画基本逻辑门和复合逻辑门的电路符号，会使用真值表。 会测试TTL、CMOS门电路的逻辑功能。 能根据要求，合理选用集成门电路。;第1节 脉冲与数字信号 ;1 脉冲的主要参数及常见波形;【脉冲波形的主要参数】数字电路中常用理想的矩形脉冲作为电路的工作信号。但是实际的矩形脉冲前后沿都不可能达到理想脉冲那么陡峭。如下图所示，为了表征矩形脉冲波形的特性,可用以下几个主要参数表示:;2 数字信号的表示方法 ;3 数字信号的应用 ;第2节 数制与码制 ;1 数制 ;【二进制数】 （1）采用0和1两个基本数码。 （2）运算规律：逢二进一，借一当二。 二进制数的位权展开式： 例如：(101.01)2＝1×22＋0×21＋1×20＋0×2-1＋1×2-2 其中22、21、20、2-1、2-2为位权。;【十六进制数】 （1）采用0～9、A～F十六个数码，符号A～Ｆ对应10～15。 （2）运算规律：逢十六进一，借一当十六。 十六进制数的位权展开式： 例如：(8F8)16＝8×162＋15×161＋8×160 【不同数制的转换】 （1）二进制转换为十进制的方法是：先写出二进制的位权展开式，然后将各项数值?按十进制相加，就可得到等值的十进制数。 ? （2）十进制转换为二进制：将十进制数连除以2，先得到的余数为二进制数的低位，后得到的余数为二进制数的高位。直到商为0为止。 ?;【例5-2】将十进制数(11)10转换为二进制数 解：（1）整数部分转换——整数部分连除以2，先得到的余数为低位，后得到的余数为高位。直到商为0为止。;2 码制 ;技能训练：;（1）数字逻辑电路实验台（箱）简介;JCF数字逻辑电路实验箱结构框图;该实验系统主要由以下内容组成：;（2）通用电路简介;2）十六位二进制“0”～“1” 逻辑电平指示灯（逻辑笔）：;3）十六位逻辑开关;4）单脉冲电路;5）时钟电路与分频电路;5）时钟电路与分频电路;6）时序发生器及启停电路;6）时序发生器及启停电路;（3）实验区简介;图1-11连续的时序信号输出波形图。;实训内容;实训内容;实训内容;实训内容;实训内容;实训内容;自测、互测：;实训报告;第3节 逻辑门电路 ;1 简单门电路;【逻辑真值表】用A和B分别代表2个开关， 并假定闭合为1，断开为0，Y代表灯，亮为1，灭为0， 则与逻辑关系可用下表表示。这种把所有可能的条件组合及其对应结果依次列出来的表格叫做真值表。显然，与逻辑真值表如下： ;【逻辑功能】与逻辑功能可表述为：输入全1，输出为1；输入有0，输出为0。 【波形图】与逻辑波形图，如下图所示。;（2）或逻辑关系与或门电路 如下图所示，可以看出， 2个开关中只要有一个闭合，灯就亮；如果想要灯灭，则2个开关必须全断开。 ;【真值表】用A和B分别代表2个开关， 并假定闭合为1，断开为0，Y代表灯，亮为1，灭为0， 则或逻辑的真值表如下表所示 ：;【逻辑功能】或逻辑功能可表述为：输入有1， 输出为1；输入全0，输出为0。 【波形图】或逻辑波形图，如下图所示。;（3）非逻辑关系与非门电路;【真值表】用A和B分别代表2个开关， 并假定闭合为1，断开为0，Y代表灯，亮为1，灭为0， 则非逻辑的真值表如下表所示。;【逻辑功能】非逻辑功能可表述为：输入为1， 输出为0；输入为0，输出为1。 【波形图】非逻辑波形图,如下图所示。; 下表所示为常用与非门、或非门和异或门的逻辑组成、逻辑表达式、逻辑功能及逻辑符号的对比。;（5）由晶体二极管和晶体晶体三极管等元件构成的最简单与、或、非门电路。;在晶体二极管与门的两个输入端A、B分别输入一定大小的电压信号，并测量出输出端Y的电压大小，测量情况如左表所示。 如果灯亮用逻辑1表示高电平，灯不亮用逻辑0表示低电平，则可根据左表列出其真值表，如表右所示。;【最简单的晶体二极管或门电路】 ;在晶体二极管或门的两个输入端A、B分别输入一定大小的电压信号，并测量出输出端Y的电压大小。测量情况和真值表分别如左表和右表。;【最简单的晶体三极管非门电路】 ;2 集成TTL门电路 ;【集成TTL门电路外形和封装】;【普通集成TTL门电路】 ;【OC门】 ;【OC门主要功能】;【三态输出门（TSL门）】 ;【TTL门电路使用注意事项】;*3 CMOS门电路;【CMOS反相器】CMOS反向器由N沟道和P沟道的MOS管互补构成，电路组成如下图所示。当输入端A为高电平1时，输出Y为低电平0；反之，当输入A为低电平0时，输出Y为高电