设计笔记.PDFVIP

设计笔记: HFDN-31.0 Rev. 1; 04/08 MAX3610 基于频率合成器的晶体振荡器， 构建低成本、高性能时钟源 Functional Diagrams Pin Configurations appear at end of data sheet. Functional Diagrams continued at end of data sheet. UCSP is a trademark of Maxim Integrated Products, Inc. AVAILABLE MAX3610 基于频率合成器的晶体振荡器，构建低成本、高性能时钟源 1 概述 2 带有 PLL 合成器的晶体振荡器 MAX3610 是一款基于频率合成器的晶体振荡器 传统的 1Gbps 和 2Gbps 光纤通道(FC)使用带有单 IC，适用于光纤通道(FC)存储局域网，例如：硬 端 LVCMOS 接口的 106.25MHz 晶体振荡器作为 盘驱动、主机总线适配器、交换机和RAID控制 参考时钟源。随着 FC 串行数据率增加到 器。该芯片具有完全集成的晶体振荡器和基于锁 4.25Gbps ，很有可能在下一代系统中达到 相环(PLL)的倍频器。使用低成本的 26.5625MHz 8.5Gbps，为满足相位抖动的要求，系统设计者 AT切型基频晶体谐振器，可产生 106.25MHz或 倾向于使用更高参考频率，例如 212.5MHz，具 212.5MHz时钟输出，LVPECL或LVDS接口。输 有差分 LVPECL 或 LVDS 接口的时钟。为达到 出时钟相位抖动在 12kHz至 20MHz带宽内典型值 如此高的频率，由于生产成本的提高，传统的 3 为 0.7psrms。 阶??音或者 5 阶泛音晶体振荡器变得更加昂贵。 本篇设计笔记阐述了 MAX3610 参考时钟发生器 MAX3610 提供了一个低成本时钟模块的解决方 的特性，以及使用频谱分析仪测量电源引入的确 案，使用基频 AT 切型晶体振荡器产生高频、低 定性抖动。测量结果中给出了时钟输出的单边带 抖动时钟输出。图 1 给出了功能模块框图