锁相频率合成器课程设计说明书内容汇.docVIP

PAGE  PAGE 14 目录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc309490252 1.锁相频率合成器原理及电路 2  HYPERLINK \l _Toc309490253 2.锁相频率合成器环路参数设计  PAGEREF _Toc309490253 \h 2  HYPERLINK \l _Toc309490254 3.锁相频率合成器环路测量方法 7  HYPERLINK \l _Toc309490255 4.实验步骤 8  HYPERLINK \l _Toc309490256 5.锁相频率合成器的各项性能测试数据  PAGEREF _Toc309490256 \h 12  HYPERLINK \l _Toc309490257 6.心得体会 14   TOC \o 1-3 \h \z \u   锁相频率合成器 1.锁相频率合成器原理及电路 移动通信系统必须配置多个无线频道，允许多个用户同时通话，这样系统才能容纳大量用户。因而移动通信系统中的收发信机工作频率必须能在系统配置的多个??率间切换。这些众多频率点的产生通常用频率合成技术来实现。 当前应用最广的锁相频率合成器，常用的单环锁相频合成方框图如图 晶振 fR ÷R fr PD iJ LF Uc VCO fv ÷N CPU fr 图中，PD为鉴相器；LF为环路滤波器；VCO为压控振荡器，其震荡频率fv受控制电压uc的控制而改变，一般有 fv=f0+K0*uc 式中，f0为VCO的固有震荡频率，K0为压控灵敏度；÷N为程序分频器，其分频比由CPU程序设置可变；÷R为参考分频器，将稳定的晶体振荡器频率fR分频得到的环路参考频率fr。 2.锁相频率合成器环路参数设计 2.1环路参数设计公式 U1内部的鉴相器PD采用电荷泵PD输出，如图是采用单端三态电流型电荷泵及外接的环路滤波器电路。图中，两只场效应管工作与开关状态：Ip为恒流源；R2，C1为环路滤波器；环路按照理想二阶环设计，有关公式如下 （1）环路自然谐振频率 Wn =[IpK0/(2πNC1)]（1/2） 式中K0为压控灵敏度，N为分频比 （2）环路阻尼系数 Ζ=R2C1wn/2 要保证环路稳定余量足够大及瞬态响应快应选取 Ζ=0.6--1.0 （3）锁相调频 PD LF VCO ÷N fr iJ Uc + + Um Uc fv 当锁相频合器作为调频发射机的主频时，其电路如图，基带调制信号Um由VCO前单点注入环路，与环路控制电压uc相加后去控制VCO的频率。当环路设计成载波跟踪环时，uc为直流，um无畸变的到达VCO输入端，实现了理想调频。 锁相调频频合器的相位模型框图 Kd F(S) K0 1/S 1/N θi + - θe Uc + + Um θ0 θ0=dθ0/dt 理想二阶环误差频率特性截止频率 ζ0.5000.7071.000Wc/Wn0.791.001.55 2.2环路参数设计方法 进行环路参数设计之前Ip，K0，N及fr等已经确定，再按照一下步骤进行： （1）首选选定环路阻尼系数； （2）折中选取wn； （3）将值带入公式，求出环路滤波器元件值。 2.3环路参数设计举例 试验系统中BS发射机锁相频率合成器的VCO压控特性实测结果如表1所示。 表1 BS发射机VCO压控特性 CH120fTx(MHz)46.00046.475Uct(V)0.780.98 电荷泵PD充放电流Ip=2.5mA；各频道分频比N见表2，环路参考 信号频率fr=5KHz，根据以下步骤可以设计出环路参数。 选择ζ=1，已知话音信号最低频率fL=300Hz。 由已知条件求VCO压控灵敏度平均值为： K0=（46.475-46.000）/（0.98-0.78）V。 由表1求环路分频比平均值为： N=（9295+9200）/2=9247.5≌8248。 （4） 将Ip、K0、N及ωn代入式C1=2.5×1.49（2×3.14×9248×（2×3.14×100）（2×3.14×100））=1.62uF。实际可取C1=1uF。算出R2=3.3K欧姆。 为进一步滤除鉴相波纹，在实际的环路中通常在滤波器前或后串连第二的附加低通滤波器，但其截止频率要远高于R2，C1组成的低通滤波器的截止频率，实际的