- 1、本文档共89页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
微机原理周荷琴版第5章
第五章 存储器系统; 存储器的分类;§5-1 存储器的基本概念
一、存储器的分类
1、按存储介质分类
半导体存储器、磁表面存储器、光表面存储器
2、按存储器的读写功能分类
只读存储器(ROM)、随机存储器(RAM)
3、按信息的可保存性分类
非永久性记忆的存储器、永久性记忆的存储器
4、按在微机系统中的作用分类
主存储器、辅助存储器、高速缓冲存储器;半导体存储器的分类(主存储器);二、 存储器的基本性能指标
1、存储容量
(1)存储容量=存储器单元数×每单元二进制位数
(2)换算关系:
1KB=210B=1024B
1MB=220B=1024KB
1GB=230B=1024MB
1TB=240B=1024GB
2、存取速度
(1)存取时间:启动一次存储器操作到完成该操作所经历的时间。时间越小,存储速度越快。如DRAM:100ns~200ns,SRAM:20ns~40ns 。;(2)存取周期:连续两次独立的存储器操作所需要的最短的时间。一般情况下,存取周期略大于存取时间。
3、功耗:存储器耗电的多少,同时反映了其发热的程度。
4、可靠性:用平均故障间隔时间MTBF(Mean Time Between Failures)来衡量。MTBF越长,可靠性越高。
5、性价比:衡量存储器经济性能好坏的综合指标。;三、 存储系统的层次结构
1、存储系统的层次结构
是指把各种不同存储容量、存取速度和价格的存储器按层次结构组成多层存储器,并通过管理软件和辅助硬件有机组合成统一的整体,使所存放的程序和数据按层次分布在各种存储器中
2、常用的存储系统的层次结构
主要由高速缓冲存储器Cache、主存储器和辅助存储器组成,如图所示
3、解决CPU与主存储器速度差所采取的措施
(1)CPU内部设置多个通用寄存器
(2)采用多存储模块交叉存取
(3)采用高速缓冲存储器(Cache) ;; 将当前使用频率较高的程序和数据通过一定的替换机制从主
存调入到CACHE中,CPU在取指令或读取操作数时,同时对
CACHE和主存进行访问,如果CACHE命中,则终止对主存的访
问,直接从CACHE中将指令或数据送到CPU处理。由于CACHE
的速度比主存快得多,因此,CACHE的使用大大提高了CPU读
取指令或数据的速度。所有这一切都是由操作系统完成的。;§5-2 随机存储器RAM
一、静态随机存储器(SRAM)
1、基本存储电器
T1、T2:工作管
T3、T4:负载管
T5、T6:控制管; 六管静态RAM的工作原理
;特点:
速度快,只要电源存在内容就不会丢失。
由于基本存储电路由六个MOS管组成,集成度较低。
由于T1、T2中必有一个管子导通,功耗较大。
应用:
高速缓冲存储器(Cache memory)用它组成。
简单的计算机应用系统用SRAM作存储器。电路结构简单。
;2、SRAM的组成
(1)存储体:
由大量的基本存储电路所组成。每个基本存储电路存放一位二进制信息,这些基本存储电路的规则地组织起来(一般为矩阵结构)就构成了存储体(存储矩阵)。
存储单元:由N个基本存储电路构成。一次可并行存取N位二进制代码。
存储单元地址:为了便于信息的存取,给同一存储体内的每个存储单元赋予一个惟一的编号,该编号就是存储单元的地址。
存储容量:存储单元数×并行存取位数,即2n×N。如1K×4位、2K×8位。 ;(2)地址译码电电路
对CPU从地址总线发送来的N位地址信号进行译码,可以惟一地选中片内某一存储单元。
①单译码方式:只用一个译码电路对所有的地址信号进行译码,译码输出的选择线直接选中对应的单元。
如1K×4位的存储器,用10选1译码(很难实现),1024条线
②双译码方式:行和列译码
10条地址线:行 5条,列5条译码后分别为32条线。即利用64条
您可能关注的文档
最近下载
- 完整八年级物理综合实践活动课教案.docx
- 高考英语一轮复习知识清单(全国通用):专题20 语法填空介词100题(精练)解析版.docx VIP
- 110kV〜750kV架空输电线路施工及验收规范.docx VIP
- 2021-2022年国家开放大学电大法学《实用法律基础》课程考试打印版完美打印版 英语网考资料.doc
- 奥迪A6电路图之发动机BAT.pdf
- 2023年4月自考02207电气传动与可编程控制器PLC试题及答案含解析.pdf
- 医院普外科课件.pptx
- 游戏策划方案-数值策划笔试题.docx VIP
- 高考英语一轮复习知识清单:专题08 语法填空不定式100题(全国通用)解析版.docx VIP
- drillwork2005操作手册.ppt
文档评论(0)