数字钟课程傻蔫计报告(正文).docVIP

PAGE \* MERGEFORMAT12 课程设计报告 课题名称：?电子技术课程设计 学生学号：?? 专业班级：?? 学生姓名：?? 指导教师：? ? 目录 设计目的·····················2 设计所需元件器材·············2 原理框图·····················2 各功能模块图·················3 设计出现的问题及心得·········9 思考题·······················10 课程设计说明书?…………………12 设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. 设计所需元件器材 555定时器1片 74LS90集成块6片 CD4511集成块6片 共阴极7段数码管6个 面包板1个（型号SYB-118） 10uf电解电容1个 0.1uf瓷片电容1个 68k电阻一个 15k电阻一个 单股线8m左右 镊子 剪刀 斜口钳 74LS14一片 74LS20一片 按键两个 电阻1k 3个 电阻 100欧6个 5伏电源 原理框图 基本原理为555定时器产生基准秒脉冲，将信号送到60进制秒计数器，秒计数器60一循环，会产生进位信号，同时将这信号送到60进制分计数器，分计数器循环也会产生进位信号，送到24进制时计数器。每级计数器都有译码器与之相对，将计数器送出的4位信号转变成数码管的十进制信号，这样就能显示出具体时间。 数字钟原理方框图 十位 个位 十位 个位 十位 个位 译码 译码 译码 译码 译码 译码 六进制 十进制 六十进制 六进制 十进制 六十进制 二十四进制 555定时器 显示部分 译码部分 计数部分 秒基准信号 四、各功???模块图 1．555定时器 555定时器是一种集模拟、数字于一体的中规模集成电路，其应用极为广泛。 555定时器内部结构如图4-1-1所示。它由HYPERLINK /product/searchfile/7061.html \t _blank 分压器、两个电压HYPERLINK /product/searchfile/4176.html \t _blank 比较器、基本SRHYPERLINK /product/searchfile/6087.html \t _blank 触发器、HYPERLINK /product/searchfile/552.html \t _blank 晶体管及HYPERLINK /product/searchfile/4365.html \t _blank 缓冲器?组成。 1脚是接地端GND，2脚是低电平触发端（也称触发端），3脚是输出端OUT，4脚是复位端ft，，5脚是电 压控制端，6脚是高电平触发端（也称阈值端），7脚是放电端，8脚是HYPERLINK /product/searchfile/2937.html \t _blank 电源端VCC。 555定时器功能表见图4-1-2，其中4脚RD，为复位端，当RD为低电平时，不管其他输人端的状态如何，输出 Uo为低电平。只有当RD为高电平时，输出的状态将由2脚低电平触发端和6脚高电平触发端电压的大小来决 定，因此，在正常工作时，应将4脚接高电平。 当uil＜(2/3)Vcc,u2＜(1/3)Vcc时，放电晶体管VT截止，输出端仍为高电平。 当uil＞(2/3)Vcc,ui2＞(1/3)Vcc时，放电晶体管VT导通，输出端uo为低电平。 当uil＜(2/3)Vcc,ui2＞(1/3)Vcc时，HYPERLINK /product/searchfile/1053.html \t _blank 电路亦保持原状态不变。 如果在电压控制端（5脚）施加一个外加电压（其值在0～Vcc之间），比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化， 进而影响电路的工作状态。 图4-1-1 555定时器内部结构 图4-1-2 555定时器功能表 图4-1-3为555定时器组成的秒脉冲产生电路（秒基准信号），接通电源后，电容C被充电，当Vc上升到(2/3)Vcc时，使Vo为低电平，同时放电三极管T