16位存储器.doc

16位机存储器系统设计 一、系统要求 1、EPROM存储器16KB, 地址范围: F8000H～ FBFFFH 2、SRAM存储器8KB, 地址范围: FC000H～ FDFFFH 3、使用地址锁存器、 数据收发器和奇偶存储体 二、系统设计说明 1、芯片选择 2、译码电路设计 3、地址线 、数据线和控制线的连接 三、系统线路图 16位微机内存储器的设计 要求 ①EPROM存储器16KB, 固化系统程序； ②SRAM存储器8KB, 运行程序； (2)选择主要器件 ①选择4片Intel2732 组成16KB EPROM存储器 ②选择4片HM6116组成8KB SRAM存储器； ③CPU选用8086。 （1）地址锁存器 ①74LS373 (正相输出) , 芯片内部包含8个D触发器 ②选用三片 74LS373 , 在T1周期，由ALE的下降沿，完成20位地址 (正相输出)和BHE锁存。 (2)数据收发器 ① 74LS245 ，每个芯片内部包含8个双向三态门 ②选用两片 74LS245 ，分别作为高、低 8位数据收发器（总线驱动器）。 27脚的DT/R与26脚DEN(数据允许)配合, 控制收发器74LS245收/发数据； 26脚DEN为低点平时：允许数据传送 27脚的DT/R为高点平, A→B：高、低 8位数据由 两片 74LS245分别送出； B. 27脚的DT/R为低点平, B→A ：高、低 8位数据分别 由两片 74LS245送入CPU； (3)SRAM存储器 FC000H～FDFFFH为8KB地址范围： ①选HM6116芯片, 2KB，偶、奇存储区各两片，合占8KB。 SRAM1: FC000H～FDFFFH中的偶地址区2KB ；A0为片选 SRAM2: FC000H～FDFFFH中的奇地址区2KB 。BHE为片选 ③地址译码 两片三八译码器#9和#10，分别由A0、BHE接G2B。 ①皆由A15~A19和M/IO与后，接至各片的G1端控制译码: A15~A19=1。 ②皆由A12、A13和A14参加译码，故: Y0=1111 1100=FCH, Y1=1111 1101=FDH, ③ 两对HM6116芯片组成的偶、 奇地址区为8KB，片地址范围为 FC000H ~FDFFFH。 SRAM1 ： FC000H～FDFFFH中的偶地址区； SRAM2 ： FC000H～FDFFFH中的奇地址区。 ④地址实现 ⑤SRAM存储器线路图 (4) EPROM存储器 ①选4KB 的Intel2732芯片4片，组成2组偶、 奇存储体，共16KB：共占 F8000H～ FBFFFH ②分配地址 ③地址译码 ④ EPROM存储器线路图 16位机存储器总设计图 (地) Q (ALE↓) 当OE为低电平时， STB的 下降沿(低电平)完成锁存。 STB (a) 外部管脚图 (b) 内部逻辑图(8个) I OE Q CP D 12 9 20 11 13 14 15 16 17 18 1 19 10 8 7 6 5 4 3 2 V cc DO 0 DO 1 DO 2 DO 3 DO 4 DO 5 DO 6 DO 7 STB DI 0 DI 1 DI 2 DI 3 DI 4 DI 5 DI 6 DI 7 OE GND