一种数字量的安全输入输出模块的设计与实现.pdfVIP

孰遭交通健息系统 -J:.~. E2___:J_ :4Iii. 第 20 卷第8 期 ..，--，酌_ URBAN TRANS盯 INFORMATION SYSTEM kt..t.!且旦』民飞H 认叭 l (),1 Pl I1 R ，\PPLll 气 11 哺 Vo l.20 No.8 文t，i编i}， 1 附-8451 (201 1) 08-ω54-咽 -种数字量的安全输入/输出模块的设计与实现 陈海燕1 ，穆建成2 ，马连JlI I (1.北京交通大学轨道交通控制与安全国家重点实验室，北京 100例4; 2.铁道部科技司，北京 100844) 摘 嚷:本文在分析可扩展安全计算机平台实时性和安全性要求的基础上，提出基于可统程逻辑器件 (FPGA) 和时钟级同步2 取2 结构的安全输入/输出(安全1/0) 模块的设计方法。深入阐述了安全1/0 模块 的硬件设计原理和基于 PSL 语言的断言验证方案。功能仿真和形式化捡证结果说明了设计的正确性，同时 在EDA 开发乎台上长时间稳定性的测试结果也证明了安全1/0 模块的正确性和安全性。 ，x;键问:轨道交通;信号设备;安全计算机乎台; 1/0 模块;断言验证;越高速集成电 路硬件描述语言 中罔分类i}: TP30 1.1 : TP319 文献标识码:A Design and Implementation of a safety input and output module of digital quantity l 2 l CHEN Hai-yan , MU Jian-cheng , MA Lian-chuan ( 1. Schoo1 of Electronics and Information Engine唱ring， Beijing Jiaotong University , Beijing 100044, China; 2.Technology Department ofMinistry of Railways, Beijing 100844, China) Abstract: on the base of analyzing the requirements of real-time and security for expansible safety computer platforms, it was proposed a new design of safety input and ou刷t (safety 1/0) module based on field-pro伊mmable gate array (FPGA) and 2-vote-2 structure of c10ck synchronization, discussed the principles of hardware design for safety 1/0 and the plan of assertion verification based on PSL in detai l. Functional simulation and verification results proved the coηectness of the design. Finally, steady testing result for a long time on EDA platform also proved Ihe corr