ch2_ARM体系结构.pptxVIP

第2章 ARM7体系结构 ;1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 6.ARM内部寄存器 7.当前程序状态寄存器 8.ARM体系的异常、中断及其向量表 9.ARM体系的存储系统;2.1 ARM简介;ARM的业务模型;2.1 ARM简介; 两种存储器结构： 冯·诺依曼体系结构，也称普林斯顿结构，8086、ARM7等；;两种存储器结构： 哈佛体系结构，MCS51,MC68,Z8，ARM9等。;两种指令系统：CISC和RISC;2.1 ARM简介——RISC结构特性;ARM体系结构还有以下特点：;11;12;13;14;15;常用ARM处理器系列;ARM内核分类与系列;;CortexTM-M3处理器简介（针对低端市场）;CortexTM-R4F处理器简介;ARM7系列简介; 该系列为含有DSP指令集的综合处理器，包括ARM926EJ-S、带有高速缓存处理器宏单元的ARM966E-S/ARM946E-S。 其内核在ARM7处理器内核的基础上使用了Jazelle增强技术，该技术支持一种新的Java操作状态，允许在硬件中执行Java字节码。 ARM9E系列主要应用于下一代无线设备、数字消费品、成像设备、工业控制、存储设备和网络设备等领域。;ARM10E系列简介;24;2.2 ARM7TDMI;各后缀的含义;存储器的字与半字; 如果一个数据是从偶地址开始的连续存储，那么它就是半字对齐，否则就是非半字对齐； 如果一个数据是以能被4整除的地址开始的连续存储，那么它就是字对齐，否则就是非字对齐。;29;体系结构直接支持的数据类型： V4版本之后的ARM结构都支持这3种结构（包括V4版本），而以前的版本只支持字节和字； 当数据类型定义为无符号型时，N位数据值使用正常的二进制格式表示范围为0～2N-1的非负整数； 当数据类型定义为有符号型时，N位数据值使用2的补码格式表示范围为-2N-1～+2N-1-1的整数； 所有数据运算，例如ADD，都以字为单位； 装载和保存指令可以对字节、半字和字进行操作，当装载字节或半字时自动实现零扩展或符号扩展； ARM指令的长度刚好是1个字（分配为占用4个字节），Thumb指令的长度刚好是半字（占用2个字节）。;三级流水线;三级流水线结构的指令执行顺序; 执行ADD PC,PC,#4指令后，PC的值为多少？;34;;地址寄存器;ARM7TDMI-S 处理器;38;2.4 ARM处理器状态;Thumb指令是ARM指令的子集;;42;2.5 ARM处理器模式; 这两种模式都不能由异常进入，想要进入必须修改CPSR，而且它们使用完全相同的寄存器组。系统模式是特权模式，不受用户模式的限制。操作系统在该模式下访问用户模式的寄存器就比较方便，而且操作系统的一些特权任务可以使用这个模式访问一些受控的资源。;45;2.6 ARM内部寄存器;;;;在Thumb状态各模式下实际访问的寄存器：;;;;54;2.7 当前程序状态寄存器(CPSR);程序状态寄存器的格式;条件代码标志中，各标志位的含义如下： ; 警告：绝对不要强制改变CPSR寄存器中的控制位T。如果这样做，处理器将进入一个无法预测的状态。;保留位：;60;2.8 ARM体系的异常、中断及其向量表;异常入口/出口汇总;异常向量表;异常优先级：;异常的进入：;1.将异常处理程序的返回地址（加固定的偏移量）保存到相应异常模式下的LR；;异常的退出：;异常的退出（小结）：;复位异常：;中断请求异常：; 程序运行在用户模式下，当一个IRQ异常中断发生时，内核切换到“中断模式”，并自动做如下处理： ; 从R13_irq中获取IRQ中断异常模式的栈顶指针。;快速中断请求异常：; FIQ中断服务程序使用BX指令，将处理器从Thumb状态切换到ARM状态，通过清除CPSR的T位实现。;未定义的指令异常：;中止??常：;预取指中止：;数据中止：;软件中断异常：;中断延迟：;ARM异常;82;2.9 ARM体系的存储系统;地址空间：;存储器格式：;存储器系统有两种映射机制： 小端存储器系统： 在小端格式中，数据的高字节存放在高地址中。 大端存储器系统： 在大端格式中，数据的高字节存放在低地址中。;非对齐的存储器访问：