09年数字逻辑期末试卷(A卷)试题及答案.docVIP

华东师范大学期末试卷（A） 2009 — 2010 学年第 一 学期 课程名称：___数字逻辑______ 学生姓名：___________________ 学 号：___________________ 专 业：___________________ 年级/班级：__________________ 课程性质：公共必修、公共选修、专业必修、专业选修 一 二 三 四 五 六 七 八 总分 阅卷人签名 ………………………………………………………………………………………… 一、填空题　（20分，每空2分） （34.5）10 = ( （1） 11 0100.0101 )8421BCD = ( （2） 100010.1 )2 = ( （3） 22.8 )16 。 的对偶式为___（4）Y’ 。 在数字系统中，要实现线与功能可选用___（5）OC/OD 门；要实现总线结构可选用___（6）传输 门。 化简F（A,B,C,D）=(3，5，6，7，10)＋d（0，1，2，4，8）可得 (7) F＝A’＋B’D’ 。 已知某左移寄存器，现态为011001，若空位补0，则次态为 (8)110010 。 二进制数(20分，每题2分) 在下列逻辑部件中．不属于组合逻辑部件的是。 A．译码器????? B．编码器??? C．全加器????? D．寄存器逻辑表达式A+BC。A．A＋C????? ．(A＋B)(A＋C)????? C．????? D．B＋C为将D触发器转换为T触发器，图所示电路的虚框内应是 __。．同或门????????B．异或门?????? C．与非门?????．或非门 设A1、A2、A3为三个信号，则逻辑函数。?A．A1A2A3? ?? B．A1+A2+A3? ???? C．A1A2⊕A3?????? D．A1A2A3 以下说法正确的是 C TTL门电路和CMOS门电路的输入端都可以悬空 TTL门电路和CMOS门电路的输入端都不可以悬空 TTL门电路的输入端可以悬空，而CMOS门电路的输入端不可以悬空 TTL门电路的输入端悬空时相当于接高电平，CMOS门电路的输入端悬空时相当于接低电平。 除JK触发器外， B 也可实现翻转功能 A．D触发器 B. T触发器 D. SR触发器 C. SR锁存器 D．触发器是A．计数器?? B．门电路?? C．寄存器? D．触发器?/D转换器 B. D/A转换器 C. A/D 或D/A转换器 D.以上都不行 触发器和时序电路中的时钟脉冲一般是由 A 产生的，它可由555定时器构成。 A．多谐振荡器 B. 施密特触发器 C. 单稳态触发器 D. 边沿触发器 简答题 （5分） 用卡诺图化简下面逻辑函数，要求为最简与或式。 C+AB+C 答： 00 01 11 10 0 1 1 1 1 1 1 1 ( 0，1，3，4，5，7 ) F=B+C 四、分析题　(30分) 1、 分析下图的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么功能。（10分） 答： 2、设触发器的初始状态为Q1＝0，Q2＝0，试画出Q1、Q2端的电压波形（8分）。 答： 3、设下图电路状态S=Q1Q0，起始时状态为Q1Q0=00。要求：（1）写出电路的输出方程、驱动方程及状态方程（3分）；（2）列出状态转换表（4分）；（3）画出完整的状态转换图（3分）；（4）说明该电路的逻辑功能（2分）。（共12分） 答： （1）驱动方程：J0＝XQ1’，K0=1; J1=XQ0, K1=X’. 状态方程： 输出方程： （2）状态转换表： X Q1 Q0 J0 K0 J1 K1 Q1* Q0* Y 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 0 1 0 1 0 0 0 1 0 0 1 1 0 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 1 1 0 1 1 0 1 0 1 （3）状态转换图： （4）电路的逻辑功能：在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。 四、设计题 （25分） 1、四位同步二进制计数器74LS161的引脚图和功能表分别如下图所示，QA为最高位，请基于74LS161用反馈清零法设计一个模数为7的计数器。（8分） 答： 2、设计用三个开关控制一个电灯的逻辑电路。要