FPGA密码锁开题报告.pptVIP

C H A P T E R FPGA 设计概述 提 要 1.可编程逻辑器件概述 2.可编程逻辑器件的结构及原理 3. FPGA特点 4. FPGA设计语言 5. FPGA设计流程 6. FPGA厂商及开发环境 1 可编程逻辑器件概述 可编程逻辑器件(Programmable Logic Device简称 PLD）是20世纪70年代发展起来的一种新型逻辑器件，是目前数字系统设计的主要硬件基础。 现场可编程逻辑阵列 FPLA(Field Programmable Logic Array） 可编程阵列逻辑 PAL(Programmable Array Logic) 通用阵列逻辑 GAL(Generic Array Logic) 可擦除的可编程逻辑器件EPLD(Erasable Programmable Logic Device） 复杂可编程逻辑器件CPLD（Complex Programmable Logic Device） 现场可编程门阵列 FPGA（Field Programmable Gate Array） 1 可编程逻辑器件概述 –分类(1) 熔丝或反熔丝编程器件－－Actel的FPGA器件 体积小，集成度高，速度高，易加密，抗干扰，耐高温 只能一次编程，在设计初期阶段不灵活 SRAM－－大多数公司的FPGA器件 可反复编程，实现系统功能的动态重构 每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序 EEPROM－－大多数CPLD器件 可反复编程 不用每次上电重新下载，但相对速度慢，功耗较大 1 可编程逻辑器件概述 –分类(2) 低密度 PROM,EPROM,EEPROM,PAL,PLA,GAL 只能完成较小规模的逻辑电路 高密度，已经有超过400万门的器件 EPLD ,CPLD,FPGA 可用于设计大规模的数字系统集成度高，甚至可以做到SOC（System On a Chip） CPLD与FPGA的区别 CPLD FPGA 内部结构 Product－term Look－up Table 程序存储 内部EEPROM SRAM，外挂EEPROM 资源类型 组合电路资源丰富 触发器资源丰富 集成度 低 高 使用场合 完成控制逻辑 能完成比较复杂的算法 速度 慢 快 其他资源 － EAB，锁相环 保密性 可加密 一般不能保密 2 可编程逻辑器件结构原理 乘积项 与门 2 可编程逻辑器件结构原理 －CPLD\FPGA的结构 基于乘积项： Altera的MAX7000，MAX3000系列, Xilinx的XC9500系列 Lattice,Cypress的大部分产品 基于查找表： Altera的FLEX, ACEX, APEX 系列, Xilinx的Spartan,Virtex系列。 3 FPGA特点 逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。 可编程逻辑器件：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。 配置数据可以存放在片外的EPROM或其它存储体上，可现场修改器件的逻辑功能。 电路集成度高 用硬件描述语言（Hardware Description Language）代替传统的数字电路设计方法来设计数字系统。 4 FPGA设计语言 HDL语言是一种硬件描述语言，最终目的是生成实际数字逻辑电路，完成一个从抽象化的代码到形象化的电路的转变。 电路设计大规模和高复杂度发展的趋势，传统的用原理图设计电路的方法无法胜任，如何使如此复杂的芯片变得易于人脑的理解呢？用一种高级语言来表达其功能性而隐藏具体实现的细节是很必要的，工程人员将不得不使用HDL语言进行设计，而把具体实现留给逻辑综合工具去完成。 Verilog HDL VHDL OO-VHDL DE-VHDL －硬件描述语言HDL（Hardware Description Language） 4 FPGA设计语言－HDL语言特点 HDL语言既包含一些高层程序设计语言的结构形式同时也兼顾描述硬件线路连接的具体结构； 通过使用结构级或行为级描述可以在不同的抽象层次描述设计。 语言采用自顶向下的数字电路设计方法，主要包括三个领域五个抽象层次如表所示 4 FPGA设计语言－HDL语言特点 HDL语言是并发的，即具有在同一时刻执行多任务的能力。一般编程语言是非并行的但在实际硬件中许多操作都是在同一时刻发生的，所以HDL语言具有并发的特征； HDL语言有时序的概念，一般编程语言是没有时序概念的，但在硬件电路中从输入到输出总是有延