51单片机IO口图解.pdf

一、P0 端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一 个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也 就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同 的电路组成。 下面，我们先就组成P0口的每个单元部份跟大家介绍一下： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已 知道，三态门有三个状态，即在其输出端可以是高电平、低电平，同时还有一种 就是高阻状态（或称为禁止状态）。大家看上图，上面一个是读锁存器的缓冲器， 也就是说，要读取 D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的 三态控制端（上图中标号为‘读锁存器’端）有效。下面一个是读引脚的缓冲器， 要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制 端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D 锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字 电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能）， 在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上 图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端）， Q是输出端，Q非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号 （也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反 向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数 据就会传输到Q及Q 非端。数据传送过来后，当CP时序控制端的时序信号消失 了，这时，输出端还会保持着上次输入端 D 的数据（即把上次的数据锁存起来了）。 如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改 变Q端的状态。 多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器 时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的 输入输出端口（即 I/O）使用，对于 8031（内部没有 ROM）的单片机或者编写的 程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为‘地址/ 数据’总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还 是作为‘数据/地址’总线使用的选择开关了。大家看上图，当多路开关与下面 接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口 是作为‘地址/数据’总线使用的。 输出驱动部分：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉 式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止， 当V2导通时，V1截止。 前面我们已将P0口的各单元部件进行了一个详细的讲解，下面我们就来研究一 下P0口做为I/O口及地址/数据总线使用时的具体工作过程。 1、P0 作为I/O 端口使用时的工作原理 P0口作为I/O端口使用时，多路开关的控制信号为0（低电平）。多路开 关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是 “全1出1，有0出0”那么控制信号是0的话，这时与门输出的也是一个0（低 电平），与门的输出是0，V1管就截止。在多路控制开关的控制信号是0（低电 平）时，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。 P0 口用作 I/O 端口线，其数据总线向引脚输出（即输出状态 Output）的工作过 程： 当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向 输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。前面我们已讲 了，当多路开关的控制信号为低电平 0时，与门输出为低电平，V1管是截止的， 所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时， 需要外接上拉电阻。 下图就是由内部数据总线向P0口输出数据的流程图（红色箭头）。 P0 口用作 I/O 端口线，其引脚向内部数据总线输入（即输入状态 Input）的工 作过程： 数据输入时（读P0口）有两种情况 1、读引脚