数字电子技术基础第7章”.pptVIP

第七章 半导体存储器 2.从制造工艺上分类 7.2 只读存储器（ROM） 2. 二极管ROM电路 3.由CMOS构成 若把地址输入A1和A0看成是两个输入变量，数据输出看成是一组输出变量，则D3~D0就是一组A1~A0的组合逻辑函数。可写成： *由于任何组合逻辑函数都可以写成最小项之和的形式，因此任何组合逻辑函数都可以通过向ROM中写入相应的数据来实现。 解：首先将所给的逻辑函数展成最小项之和的形式。 例7.5.2 试用ROM设计一个2位二进制数的比较器。设这两个2位数分别为A＝A1A0，B＝B1B0。当AB时，Y1=1；当A＝B时，Y2=1;当AB时，Y3=1. 则选用16×3的ROM，实现电路如图7.5.2所示。 二 、E2PROM b. 擦除（写1）状态 三、 快闪存储器（Flash Memory） 7.3 随机存储器（RAM） 图7.3.2为1024×4位的RAM2114的工作原理图 * 存储矩阵：2114中有64行×（16×4)列＝4096个存储单元，每个存储单元都是由6个NMOS管组成，其示意图如图7.3.4所示。 二、 SRAM的静态存储单元 7.4.2 字扩展方式 图7.4.1是用8片1024×1的RAM构成1024×8的RAM接线图。 7.4.2 字扩展方式 每一片256×8的A0～ A7可提供28＝256个地址，为0～0到1～1，用扩展的字A8、 A9构成的两位代码区别四片256×8的RAM，即将A8、 A9译成四个低电平信号，分别接到四片256×8RAM的CS ?，如下表 四片256×8RAM地址分配为 图7.4.4为由4片2114构成的4096×4位RAM的电路连线图。 其各片RAM电路的地址分配如表7.2.1 如果一片RAM或ROM的位数和字数都不够，就需要同时采用位扩展和自扩展方法，用多片组成一个大的存储器系统，以满足对存储容量的要求。 再由字扩展方式构成1024×8位RAM，如图7.4.6所示，所以一共用了8片256×4位的RAM。 (2) 当地址码为0011001100,且R/W?=1 时，A9A8=00，256×8(1)组被选中，其他组被封锁。 第八章 可编程逻辑器件（PLD, Programmable Logic Device） 一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类 2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的 二、PLD的发展和分类 PROM是最早的PLD PAL 可编程逻辑阵列 FPLA 现场可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 FPGA 现场可编程门阵列 ISP-PLD 在系统可编程的PLD 三、LSI中用的逻辑图符号 四、 PLD的编程 各种PLD均需离线进行编程操作，使用开发系统 1.开发系统 硬件：计算机+编程器 软件：开发环境（软件平台） VHDL, Verilog 真值表，方程式，电路逻辑图（Schematic） 状态转换图（ FSM） 2.步骤 抽象（系统设计采用Top-Down的设计方法） 选定PLD 选定开发系统 编写源程序（或输入文件） 调试，运行仿真，产生下载文件 下载 测试 isp器件的编程接口（Lattice） 使用ispPLD的优点： 不再需要专用编程器 为硬件的软件化提供可能 为实现硬件的远程构建提供可能 7.4.1 位扩展方式 图7.4.1 图7.4.2是由两片2114扩展成1024×8位的RAM电路连线图。 7.4.1 位扩展方式 例7.4.1 用4片256×8位的RAM接成一个1024×8位的RAM接线图 1024×8 RAM 解： 0 1 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 0 0 0 CS4? CS3? CS2? CS1? A8 A9 (2) (3) (4) 图7.4.3 注：由于ROM芯片上没有读/写控制端，所以除此之外位扩展方式其余引出线的接法和RAM相同；而字扩展方式也同样适用于ROM。 例7.4.2 试用256×4位的RAM，用复合扩展的方法组成1024×8位的RAM。要求：①画出连线图；②指出当R/W?=1，地址为0011001100时，哪个芯片组被选通？③指出芯片组(0)、(1)、(2)、(3)的地址范围。 解 ：（1)先用位扩展方式构成256×8位的RAM，其连线图如图7.4.5所示； (3)256×8(1)的地址为（0000000000)B~(0011111111)B ; 256×8(2)的地址为（0100000000)B~(0111111111)B ; 256×8(3)的地址为（10000000