第三章(集成逻辑门).ppt

  1. 1、本文档共71页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
2.工作原理 3.2 TTL集成逻辑门 4.74LS系列——为低功耗肖特基系列。 5.74AS系列——为先进肖特基系列, 它是74S系列的后继产品。 6.74ALS系列——为先进低 功耗肖特基系列, 是74LS系列的后继产品。 (2)输入有低电平0.3V 时: 该发射结导通,VB1=1V。所以T2、T3都截止。由于T2截止,流过RC2的电流较小,可以忽略,所以VB4≈VCC=5V ,使T4和D导通,则有: VO≈VCC-VBE4-VD=5-0.7-0.7=3.6(V) 实现了与非门的逻辑功能的另一方面: 输入有低电平时, 输出为高电平。 (3)结论 该电路满足与非的 逻辑功能,即: (2)对于或非门及或门,多余输入端应接低电平,比如直接接地;也可以与有用的输入端并联使用。 3. TTL与非门输出特性 4. TTL与非门传输延迟时间tpd 7、TTL与非门/应用举例 7400是一种典型的TTL与非门器件,内部含有4个2输入端与非门,共有14个引脚。引脚排列图如图所示。 3.2.3 TTL门电路的其他类型 1.非门 2.或非门 3.与或非门 (3) OC 门的使用 OC门主要有以下几方面的应用: (1)实现线与。 电路如右图所示,逻辑关系为: (1)当输出高电平时, RP不能太大。RP为最大值时要保证输出电压为VOH(min),由 (1)三态输出门的结构及工作原理。 当EN=0时,G输出为1,D1截止,相当于一个正常的二输入端与非门,称为正常工作状态。 当EN=1时,G输出为0,T4、T3都截止。这时从输出端L看进去,呈现高阻,称为高阻态,或禁止态。 三态门在计算机总线结构中有着广泛的应用。 (a)组成单向总线, 实现信号的分时单向传送. 5.74LS系列——为低功耗肖特基系列。 6.74AS系列——为先进肖特基系列, 它是74S系列的后继产品。 7.74ALS系列——为先进低 功耗肖特基系列, 是74LS系列的后继产品。 逻辑关系:(设两管的开启电压为VT1=VT2=4V,且gm1>>gm2 ) (1)当输入Vi为高电平8V时,T1导通,T2也导通。因为gm1>>gm2,所以两管的导通电阻RDS1<<RDS2,输出电压为: 3.5 CMOS门电路 3、输出逻辑表达式 例1、 电路结构见图 1.CMOS逻辑门电路的系列 (1)基本的CMOS——4000系列。 (2)高速的CMOS——HC系列。 (3)与TTL兼容的高速CMOS——HCT系列。 2.CMOS逻辑门电路主要参数的特点 (1)VOH(min)=0.9VDD; VOL(max)=0.01VDD。 所以CMOS门电路的逻辑摆幅(即高低电平之差)较大。 (2)阈值电压Vth约为VDD/2。 (3)CMOS非门的关门电平VOFF为0.45VDD,开门电平VON为0.55VDD。因此,其高、低电平噪声容限均达0.45VDD。 (4)CMOS电路的功耗很小,一般小于1 mW/门; (5)因CMOS电路有极高的输入阻抗,故其扇出系数很大,可达50。 (b)用TTL门电路驱动5V低电流继电器,其中二极管D作保护,用以防止过电压。 (2)对于或非门及或门,多余输入端应接低电平,比如直接接地;也可以与有用的输入端并联使用。 3.一端消去或加上小圆圈,同时将相应变量取反,其逻辑关系不变。 1.最简单的门电路是二极管与门、或门和三极管非门。它们是集成逻辑门电路的基础。 2.目前普遍使用的数字集成电路主要有两大类,一类由NPN型三极管组成,简称TTL集成电路;另一类由MOSFET构成,简称MOS集成电路。 3.TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构,这不仅提高了门电路的开关速度,也使电路有较强的驱动负载的能力。在TTL系列中,除了有实现各种基本逻辑功能的门电路以外,还有集电极开路门和三态门。 例2. 电路结构见图 工作原理 0 0 1 0 1 1 B 1 1 1 0 T1P T2N T2N Y 高阻 高阻 0 1 EN B 输出逻辑表达式和图形符号: Y = A 高阻 EN A 止 止 止 通 通 通 通 止 止 止 通 通 (EN=1时) (EN=0时) ’ 0 1 例3.电路结构见图 工作原理 TG Y 0 0 1 0 1 1 输出逻辑表达式和图形符号: Y= A (EN=0时) 高阻(EN=1时) EN A 0 1 导通 截止 截止 导通 高阻

文档评论(0)

junjun37473 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档