数字电子钟的研究.docVIP

摘 要 数字钟(00～23)目 录 摘要 1 第一章　数字电子钟简介及思路设计 3 1.1 基本原理 3 1.2 设计任务和要求 3 1.3 设计软件和硬件设备环境 3 第二章　总体设计 4 2.1 数字电子时钟总体设计结构框图 4 第三章 各控制电路模块设计 5 3.1 时钟信号产生电路 5 3.2 校时电路 6 第四章 时、分、秒计数电路 8 4.1 74LS290介绍 8 4.2 “分”信号和“秒”信号 9 4.3 “时”信号 9 第五章 BCD-七段译码器电路 11 5.1 4511芯片介绍 11 5.2 CD4511真值表 11 5.3 CD4511引脚图 12 5.4 译码器电路 12 第六章 数字电路总电路仿真图 13 总结 13 参考文献 14第一章 数字电子钟简介及思路设计 数字式电子时钟是一种用数字电子技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性、直观性和便携性、使用寿命更长，因此在日常的生活和工作中得到了广泛的应用。 1.1 设计思路 数字电子钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。本课程设计采用的是中小规模集成电路法， 时钟信号发生器采用32768Hz的CMOS石英谐振器制作，产生1Hz时钟脉冲；用74LS290设计两个六十进制的计数器对“分”、“秒”信号计数，二十四进制计数器对“时”信号计数、再通过“时”、“分”校正电路进行时间的校正，实现数字电子钟的功能。 1.2 设计任务和要求 本课程设计的任务是用中小规模集成芯片设计多功能数字钟数字电子时钟，要求其实现准确计时，并且六位数字同时显示，以数字形式显示时(00～23)、分(00～59)、秒(00～59)的时间；具有校时功能，可以对时和分单独校时，对分校时的时候，停止分向小时进位等功能。 1.3设计软件和硬件设备环境 软件环境：PROTEUS 7.4 PROFESSIONAL等 硬件环境：电子电工实验室可以提供的主要仪器设备 图2.1 数字电子时钟总体结构框图 2.1.1 晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 ? 分频器电路分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 ? 时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。 ? 译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 ? 数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为ＬＥＤ数码管。 ?  第三章 各控制电路模块设计 3.1 时钟信号产生电路 3.1.1 CMOS石英晶体振荡器电路 目前较好的家用电子钟表几乎都采用具有石英晶体谐振器的方波发生器由于它的频率稳定性高，所以走时准确，在通常的气温条件下很容易保证每天不差半秒的精度。通常选用固有频率为32768Hz的石英谐振器，经过15次二分频可得1Hz的时钟脉冲，作为计时基准。 一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过CMOS非门构成的电路，本次设计采用了后一种。如图3.1所示，由CMOS非门U1:B与晶体、电容和电阻构成晶体振荡器电路，U1:A实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ1（偏置电阻）为非门提供偏置，使CMOS反相器工作于放大区域，即非门的功能近似于一个高增益的反相放大器，这时电压放大倍数很大。晶体谐振器工作在频率位于其串联谐振频率fs和并联谐振频率fp之间，这时它相当于一个电感。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。这样电路就形成了一个由反相器组成的电容三点式振荡器。石英晶体振荡器产生的极其稳定的频率后再经过U1:A的整形，CMOS晶体振荡器电路给数字钟提供一个频率稳定准确的方波信号，可保证数字钟的走时准确及稳定。  图3.1 时钟信号发路 3.1.2 时钟方波信号产生电路 时钟方波信号产生电路由石英晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的