VLSI测试中移相伪随机序列设计.pdfVIP

第31 卷 第6 期 电 子 科 技 大 学 学 报 Vol.31 No.6 2002 年12 月 Journal of UEST of China Dec. 2002 VLSI测试中移相伪随机序列的设计 刘 勇* (成都电子机械高等专科学校计算机工程系 成都 610031) 【摘要】为了用较少的硬件和测试时间开销获得对被测电路较高的故障覆盖，提出了一种数字集成电路 测试中多扫描链的配置方法。该方法基于最大周期的线性反馈移位寄存器LFSR生成的m序列的移位可加性， 可使较短长度的LFSR驱动多个扫描链；为了减小LFSR生成序列的互相关性，利用LFSR与其对偶LFSR 间的关 系，提出了基于逻辑仿真的移相器的快速设计方法，实验结果验证了该方法的有效性，对VLSI 的内测试和外 测试皆适用。 关 键 词 线性反馈移位寄存器; 移相器; m序列; 移位可加性; 伪随机测试 中图分类号 TP331 Design of Pseudorandom Sequences with Phase Shifts for VLSI Test Liu Yong (Dept. of Computer Engineering, Chengdu Electro-Mechanical College Chengdu 610031) Abstract This paper aims at achieving higher fault coverage for circuits under test with less hardware overhead and time consumption. One Configuration approach of multiple scan chain is presented based on the shift-and-add property of m sequence generated by Linear Feedback Shift Register (LFSR) with maxium sequence length, it enables LFSR with shorter size to drive multiple scan chains. In order to alleviate correlation between the bit streams of LFSR, a fast design meathod is presented also based on logic stimulation. Experiment results prove the effectivness of this approach, it can be used both to internal test and external test of VLSI. Key words linear feedback shift register; phase shifter; m sequence; shift-and-add property; pseudorandom test 以少的时间开销和硬件代价获得高的故障覆盖率一直是各种数字集成电路或系统测试方案研 究对象。在已有的测试方案中，随机测试技术由于无需确定性测试矢量生成器和适宜于内测试的特 性，故获得广泛应用。在许多可测性方案中，为了减少测试时间开销常使用多扫描通道[1]，通常采 用具有最大周期的线性反馈移位寄存器(Linear Feedback Shift Register，LFSR)产生的m序列提供多