第2章集成逻辑门.ppt.ppt

* 第2章 集成逻辑门 学习要点： 典型TTL逻辑门的内部组成及工作原理 常用CMOS门的组成 常用集成逻辑门系列及使用注意事项 第2章 集成逻辑门 退出 2.1 TTL与非门 2.2 OC门和三态门 2.3 CMOS集成逻辑门 2.4 集成逻辑门的使用 2.1 TTL与非门 2.1.1 TTL与非门的工作原理 2.1.2 TTL与非门的电压传输特性及主要参数 集成电路是把若干个有源器件和无源器件及其导线，按照一定的功能要求制作在同一块半导体芯片上的产品 目前，最常用的集成逻辑门电路是TTL门和CMOS门，但是不管用哪种技术实现，逻辑门电路的逻辑功能都是相同的。 2.1 TTL与非门 TTL门电路 是目前双极型数字集成电路中使用最多的一种，由于这种数字集成电路的输入端和输出端的结构形成都采用了半导体三极管，所以一般称为晶体管—晶体管逻辑门电路，简称TTL门电路。 2.1.1 TTL与非门的工作原理 1．电路组成 下图所示是TTL与非门的基本电路，它由三部分组成。 输入级 中间级 输出级 2．工作原理 （1）输入端A、B、C中至少有一个为低电平的情况。当输入端至少有一个为低电平时，VT1的发射结正向导通，其基极电位UB=1V。要使VT1集电结以及VT2和VT5发射结导通，必须使3个PN结正偏，即VT1的基极电位UB＝2.1V， 现在UB仅为1V，故VT2、VT5截止，它的集电极电位约等于电源电压5V，因此VT3、VT4构成的复合三极管必然导通，VT4的输出端Y的电位UOH=5-0.7-0.7=3.6V，即输出高电平（3.6V）。 （2）输入端A、B、C全为高电平（3.6V）的情况。 当输入端全部接高电平（3.6V）时，VT1的基极电位UB最高也不超过2.1V，因为此时VT1集电结以及VT2、VT5发射结把VT1基极电位限制在2.1V，故VT1发射结反偏截止。而VT2、VT5基极有电流就饱和，所以VT5的输出端Y的电位UOL=0.3V，即输出低电平。 下表列出了在输入不同的情况下TTL与非门各管的状态。 低电平 饱和 截止 微导通 饱和 倒置运用 全为高电平 高电平 截止 导通 微饱和 截止 深度饱和 至少一个低电平 输出 VT5 VT4 VT3 VT2 VT1 输入 注意：倒置运用时晶体管发射结反偏，集电结正偏，电流放大倍数只有0.05左右。 数字电路中规定电压值大于2.7V为高电平，即通常所认为的“1”；电压值小于0.5V为低电平，即通常所认为的“0”。据此可将上表中输入输出情况列出真值表如下所示。 与非门的逻辑真值表 0 1 1 1 1 0 1 1 1 1 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 0 0 Y C B A 根据真值表可以得到与非门电路的逻辑表达式为 （3）输入端悬空时的情况。输入端全部悬空或某一输入端悬空的效果同输入端接入逻辑高电平1相同，即悬空相当于1。 实际电路中，虽然输入端悬空相当于逻辑1，但易引入干扰，较好的办法是将悬空端直接接电源VCC或把多余端与其他端并联使用。 2.1.2 TTL与非门的电压传输特性及主要参数 1．电压传输特性 电压传输特性是指输入从零逐渐增加到高电平时输出电压随输入电压变化的特性，通常用电压传输特性曲线来表示。TTL与非门的电压传输特性测试电路及测试曲线如下图。 曲线分为四段:： （1）AB段（截止段）。当输入电平时，VT5截止，VT4饱和，电路输出高电平。 （2）BC段（线性区）。当＜时，VT4和VT5有一管处于放大状态，输出电压随输入电压的增大而线性下降。 （3）CD段（转折区）。线性区结束后，继续上升，输出电压突然下降到0.3V，实现高低电平转换。 （4）DE段（饱和区）。这时输出电平不再变化，但是电路内部的变化仍在继续进行。 在逻辑电路中，TTL与非门通常工作于AB段（截止区）和DE段（饱和区）。 2．主要参数 （1）输入高电平VON。 （2）输出低电平VOL。 （3）阀值电压VTH。 （4）开门电平VON和关门电平VOFF。 （5）噪声容限VN。 （6）扇入系数NI。 （7）扇出系数NO。 （8）平均传输延迟时间tpd。 门电路的传输延迟时间波形图： 2.2 OC门和三态门 在TTL逻辑门电路的系列产品中，除了与非门外，还有非门、或非门、与或非门、异或非门等，此外还有两种特殊的门电路：OC门和三态门。 2.2.1 OC门 1．OC门电路 将TTL与非门中的三极管VT3和VT4去掉，以一个外接电阻RL和电源取代，来 实现与非门逻辑功 能，此电路称为集 电板开路与非门 （简称OC门）。 OC门的主要用途 （1）线与。从下图可以看出，当所有OC门的