Cadence数模混合电路设计_spetreVerilog课件.ppt

设置 路径设置 首先要设置路径，可以这样设置（icfb 和ius和在一起了）： setenv?ic50????/tools/cadence/ic5141setenv?ius58??/opt/cadence/ius58set?LD_LIBRARY_PATH?=?(?$ic50/tools/lib?$ic50/tools/dfII/lib?$ic50/tools/tcltk/tcl8.0/lib?$ic50/tools/tcltk/tk8.0/lib?${ius58}/tools/verilog/lib?$ius58/tools/lib?$LD_LIBRARY_PATH)set?path?=?(?${ius58}/tools/verilog/bin?$ius58/tools/bin?$ic50/tools/bin?$ic50/tools/dfII/bin?$ic50/tools/dracula/bin?$path?) 数字仿真 步骤： 1．在icfb中建立verilog 的view，（包括模块和testbench，testbench的view名也是verilog 2．右键点击testbench的verilog view，选择“open(read-only)”在verilog阅读窗的菜单上选择tools=verilog-xl 3．