数字电路期末设计模可变同步计数器课案.docxVIP

课程设计任务书课程名称: 数字电子技术题目: 模可变同步计数器专业班级:学生姓名:学号:指导老师:审批:任务书下达日期设计完成日期实验：模可变同步计数器的设计实验目标：利用J-K触发器和门电路设计一个计数正序为 0 1 3 2 6 5 的模可变同步计数器，当控制信号X=0时递增, X=1时递减,MOD=PT，如附件，计数结束, 输出“1”，并通过数码管显示计数值。实验原理：J-K表达式的推导：下图为J – K触发器的真值表和状态转换图：本次设计需要实现的计数顺序为0 1 3 2 6 5，变量X = 0时递增，X = 1时递减。次态卡诺图如下： Q2Q1XQ30001111000001011010/111001X000X10111X110X01010101000001011/1Q1N+1: Q2Q1 XQ30001111000　1　1　0　001　X　0　X　111　X　0　X　010　1　0　1　1Q1 = J1 = K1 = Q2N+1: Q2Q1 XQ30001111000　0　1　1　101　X　0　X　011　X　1　X　110　0　0　0　1Q2N+1 = J2 = K2 = Q3N+1: Q2Q1 XQ30001111000　0　0　0　101　X　0　X　111　X　1　X　010　1　0　0　0Q3N+1 = J3 = K3 = 进位输出F： Q2Q1 XQ30001111000　0　0　0　001　X　0　X　111　X　0　X　010　0　1　0　0F = 扫描显示公式：Yi = Q(进位)·S + Q(计数)·原理图：时序图：X　　　　　　　　　　　　Q3　　　　　　　　　　　　Q2　　　　　　　　　　　　Q1　　　　　　　　　　　　F　　　　　　　　　　　　实验步骤：按电路图在数字电路实验箱上安装电路，注意检查接线是否正确和接触是否良好。时钟输入接单步正脉冲，检查电路静态运行结果是否符合设计预期，如有问题返回步骤1。时钟输入接1Hz连续脉冲，观察X = 0时和X = 1时计数显示结果跟进位显示结果是否正确，如有问题返回步骤1和步骤2。改进电路，为电路增加新功能。实验过程：因所需要的门电路过多，本实验在proteus上完成仿真。按照实验步骤进行仿真实验，结果显示，电路实现设计要求的基本功能并经过老师验收。故障分析与电路改进：无明显故障发生。电路改进：加入扫描显示功能；低位为计数结果的显示，高位为进位的显示。加入暂停功能；Yi(J – K 输入) = Ji(Ki)·S(控制变量)通过开关控制所有J – K 触发器进入保持状态，实现暂停功能。实验总结：本次实验是本学期实验的综合性考察，考察了J – K触发器的使用，同步计数器的设计，J K表达式的推导等方面。完成本次实验后，对课本理论知识的掌握程度进一步加深。实验进行之前的推导过程十分重要，要小心谨慎，注意不要出错。附录：元器件清单：74LS08*1、74LS20*4、74LS86*1、74LS00*3、74LS73*3、74LS74*1、数码管（内含74LS48驱动）*2、模拟开关*3软件支持：Proteus 7、Multisim 12.0参考文献：L. Floyd, Thomas. Digital Fundamentals, 电子工业出版社，edition Tenth, vol.1, Oct. 2011.