数字钟电路.doc

情境3 任务1 数字钟的设计与制作 一、工作原理 1、计时电路： 计时电路共分三部分：计秒、计分和计时。其中计秒和计分都是60进制，而计时为24进制。 ⑴计秒、计分电路 ●个位向十位的进位实现。 用两片74LS90异步计数器接成一个异步的60进制计数器。所谓异步60进制计数器，即两片74LS90的时钟不一致。个位时钟为1HZ方波来计秒，十位计数器的时钟信号需要从个位计时器来提供。 进位信号的要求是在十个秒脉冲中只能产生一个下降沿，且与第十秒的下降沿对齐。只能从个位计数器的输出端来提供，不可能从其输出端来找。而计数器的输出端只有Q0、Q1、Q2、Q3四个信号，要么是其中一个，要么是它们之间的逻辑运算结果。 ●六十进制的实现。 当计秒到59时，希望回到00.此时个位正好是计满十个数，不用清零即可自动从9会0；十位应接成六进制，即从0-5循环计数。用异步清零法，当6出现的瞬间，即Q3Q2Q1Q0 =0110时，同时给R0⑴和R0⑴高电平，使这个状态变成0000，由于6出现的时间很短，被0取代，接线如图一所示： 图一 当十位计数到6是时，输出0110，其中正好有两个高电平，把这两个高电平Q2和Q1分别接到74LS90的R0⑴和R0⑴端，即可实现清零。一旦清零，Q2和Q1都为0，不能再继续清零，恢复正常计数，直到下次再同时为1 计分电路和计秒电路的是完全一致的，只是周期为1秒的时钟号改成周期为60秒即1分的时钟信号。 ●秒向分的进位信号的实现 计分电路的关键问题是找到秒向分的进位信号。当秒电路计到59秒时，产生一个高电平，在计到60时变为低电平，来一个下降沿送给计分电路做时钟. 计秒电路在计到59时的十位和个位的状态分别为0101和1001，把这四个1与起来即可，即十位的Q2和Q0，个位的Q3和Q0，与结果作为进位信号。使用74LS20四入与非门串反向器构成与门，电路图如图二所示： 图二 2、计时电路 用两片74LS90实现二十四进制计数器，首先把两片74LS90都接成十进制，并且两片之间连成具有十的进位关系，即接成一百进制计数器，然后再计到24时，十位和个位同时清零。计到的Q1=1，个位的Q2=1，应分别把这两个信号连接到双方芯片的R0⑴和R0⑵端。如个位的Q2接到两个74LS90的R0⑴清零端，十位的 Q1接到两个74LS90的R0⑴清零端。 计时电路的个位时钟来自秒、分电路产生59分59秒两个信号相与的结果；电路如图三所示： 图三 计分和计时电路可以先单独用秒脉冲调试，以节省时间。联调试，可把秒脉冲的频率加大。 以上三部分电路接起来就是一个简单的无校时和报时的数字电路，电路如图四所示。 图四 3、校时电路 校时电路主要完成校时和校分。选择校分时，拨动一次开关，分自动加一；选择校时时，拨动一次开关，小时自动加一。校时校分应准确无误，能实现理想的时间校对。校时校分应切断秒、分、时计数电路之间的进位连线。 校时电路如图五所示，由去抖动电路和选择电路组成。 图五 （1）去抖动电路 去抖动电路主要是由两个与非门构成的低电平触发有效的RS锁存器，SW1为校时开关。拨动一个来回，在U16:B与非门的输出端产生一个稳定的下降沿。 （2）选择开关 SW2和SW3都拨东到左边，选择校时；SW2拨到右边、SW4拨到左边，选择校分；如果正常计数时，SW3和SW4都拨到右边，与校时电路断开关系。 4、整点报时 所谓整点报时，只报时不报分。为了简化电路，每当计到59分50秒时开始报时，响一秒停一秒，正好响5次。前四次为低音，最后一响为高音。 （1）报时信号开始 计到59分50秒时，分和秒计数器的状态如下： 分计时：Q3Q2Q1Q0=0101 分个位：Q3Q2Q1Q0=1001 秒十位： Q3Q2Q1Q0=0101 其中，计到59分的信号已有，如图四所示。只需把它和计秒的十位中的Q2Q0相与作为开始报时的一个条件即可。见图六，U17：A和U6：F组成的与非门即为报时开始信号。 图六 （2）报时锁存信号 用秒个位的计数器输出进位四高一低的报时锁存信号。50-59秒之间秒个位的状态。 秒个位：Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 结合题目要求，通过这些状态的观察发现，秒个位的Q3和Q0逻辑与后，正好在秒个位计到1、3、5、7是时产生电平，0、2、4、6时产生低电平，可作为低四声报时的锁存信号；秒个位的 Q3和Q0逻辑与后，正好在秒个位为9时产生高电平，可作高音的报时