《电工电子实验技术》通达实验（二）第4次课第7-9-周.pptVIP

电工电子实验（2）第四次课 P148J2 动态显示电路原理 一、 P148J2-实验课题 P148J2-设计过程 串行输入信号F1：可用74161模5计数器的QC输出端。 3比特延时电路：运用D触发器实现，将F1置于触发器D端，在后续CP作用下，触发器Q端输出即为延迟一个CP周期的F2。将3个D触发器级联（其输出分别为Q1 、Q2 、Q3 ），可实现3比特延时。 控制电路：利用74153四选一数据选择器在开关K1、K2（分别连接到74153 的A、B地址端）控制下依次选择F1、 Q1 、Q2 、Q3 到74153的输出端W即可实现题意要求。 P148J2-设计过程 P148J2调测 使用74161、7474、74153集成块。 74LS161和74LS74用同一个CP信号,CP的频率可用16kHz。 依次在K2K1=00～11的四种状态下，用双踪示波器同时观测F1和74153的输出端W的波形。注意查验应满足的延迟关系。 记录CP和四种延迟状态下的F2波形。注意时间上的对应关系，不可错位。 仿真要求 在Multisim 仿真软件下实现上面的电路。注意以下几个问题： 7474的CP使用 “1Hz”时钟信号。 两片74153的 4个数据输出端“D”为最高位、 “A”为最低位。用四个发光二极管指示输出。 74139的输出亦可用四个发光二极管指示输出。 核对74139输出与74153的输出对应关系； 谢 谢！ 讲解到此结束 Elements * * 设计一个3比特可控延时电路，该电路有一个时钟信号CP，一个串行输入信号F1，一个串行输出信号F2，F1和F2均与时钟信号CP同步，另有2个控制信号K2和K1。对该电路的逻辑功能要求是： 1) 当K2K1＝00时，F2＝F1，F2与F1无延时； 2) 当K2K1＝01时，F2比F1延迟一个时钟周期； 3) 当K2K1＝10时，F2比F1延迟两个时钟周期； 4) 当K2K1＝11时，F2比F1延迟三个时钟周期。 设计条件是： 1)时序电路部分用触发器集成电路。 2)仿真实现。 四选一MUX D触发器 D触发器 D触发器 模五计数器 QC (F1) W (F2) CP 3比特可控延时电路框图 Q1 Q2 Q3 K1 K2 设计一个动态显示电路（参照P102上册图3-1-17）。该电路有四位数码管，显示学号后四位，如4208为42班08号。 a b c d e f g 数码管结构图 二、动态显示电路 P146T1 4位数码管共用一个译码器。当CP脉冲的频率f=1HZ时，在CP脉冲的控制下，4位数码管将逐个轮流分时显示。但是，当CP脉冲的频率f=100HZ时，则每个数码管依次一次显示1/25 S，由于人眼的滞留特性，实际的视觉效果是4个数码管同时显示4个数据。 显示原理 f=1HZ f=100HZ （人眼的滞留特性） 显示原理 工作原理 ① 4位数码管共用一个7448BCD译码器。 ② 用两位二进制计数器的输出信号Q1、Q0，作为一片74139和两片74153的地址线。 ③ 74139的输出信号Y0、Y1、Y2、Y3，分别作为4位数码管的位线。 设计原理 动态显示包括4个方面：控制部分、数据选择部分、译码驱动和显示部分。该电路的优点是：节省七段译码器和能源。 ④ 4位数码管的4根数据线， 由4个四选一多路选择器输出。 当地址=“00”时，DCBA=D0C0B0A0=8； 当地址=“01”时，DCBA=D1C1B1A1=4； 当地址=“10”时，DCBA=D2C2B2A2=2； 当地址=“11”时，DCBA=D3C3B3A3=1； 设计原理 f=1Hz，显示的数据为：8421。 实 验 原 理 f=100HZ，显示的数据为：8421。 实 验 原 理 四位二进制计数器的设计与接线图 位段的设计与接线图 数据切换电路的设计与接线图 学号最低位 W4低电平 学号次低位 W3低电平 学号次高位 W2低电平 学号最高位 W1低电平 74153输出（BCD码） 74139输出 Non-animated still Non-animated still *