2010年TI竞赛培训讲座资料ARMCortex-M3-x.pptxVIP

Cortex-M3内核——TI Stellaris Family 技术应用讲座;讲座主要内容：;1.1 Cortex-M3相关公司体系结构;ARM公司概述;ARM微处理器及其发展;1.2 Cortex-M3内核体系结构; ARM公司于2005年推出了Cortex-M3内核，就在当年ARM公司与其他投资商合伙成立了Luminary（流明诺瑞）公司，由该公司率先设计、生产与销售基于Cortex-M3内核的ARM芯片——Stellaris（群星）系列ARM。 Cortex-M3内核是ARM公司整个Cortex内核系列中的微控制器系列（M）内核，还是其它两个系列分别是应用处理器系列（A）与实时控制处理系列（R），这三个系列又分别简称为A、R、M系列，当然这三个系列的内核分别有各自不同的应用场合。 ; Cortex-M3内核主要是应用于低成本、小管脚数和低功耗的场合，并且具有极高的运算能力和极强的中断响应能力。 Cortex-M3处理器采用纯Thumb2指令的执行方式，使得这个具有32位高性能的ARM内核能够实现8位和16位的代码存储密度。ARM Cortex-M3处理器是使用最少门数的ARM CPU，核心门数只有33K，在包含了必要的外设之后的门数也只有60K，使得封装更为小型，成本更加低廉。 Cortex-M3采用了ARM V7哈佛架构，具有带分支预测的3级流水线，中断延迟最大只有12个时钟周期，在末尾连锁的时候只需要6个时钟周期。同时具有1.25DMIPS/MHZ的性能和0.19mW/MHZ的功耗。; Cortex-M3 中央内核基于哈佛架构，指令和数据各使用一条总线（右图中所示）。与 Cortex-M3不同，ARM7 系列处理器使用冯·诺依曼（Von Neumann）架构，指令和数据共用信号总线以及存储器。由于指令和数据可以从存储器中同时读取，所以 Cortex-M3 处理器对多个操作并行执行，加快了应用程序的执行速度。 ; 内核流水线分3个阶段：取指、译码和执行。当遇到分支指令时，译码阶段也包含预测的指令取指，这提高了执行的速度。处理器在译码阶段期间自行对分支目的地指令进行取指。在稍后的执行过程中，处理完分支指令后便知道下一条要执行的指令。如果分支不跳转，那么紧跟着的下一条指令随时可供使用。如果分支跳转，那么在跳转的同时分支指令可供使用，空闲时间限制为一个周期。 ; Cortex-M3 处理器是一个存储器映射系统，为高达 4GB 的可寻址存储空间提供简单和固定的存储器映射，同时，这些空间为代码（代码空间）、SRAM（存储空间），外部存储器/器件和内部/外部外设提供预定义的专用地址。另外，还有一个特殊区域专门供厂家使用。 借助bit-banding技术，Cortex-M3 处理器可以在简单系统中直接对数据的单个位进行访问。存储器映射包含两个位于SRAM的大小均为1MB的bit-band区域和映射到32MB别名区域的外设空间。在别名区域中，某个地址上的加载/存储操作将直接转化为对被该地址别名的位的操作。对别名区域中的某个地址进行写操作，如果使其最低有效位置位，那么bit-band位为 1，如果使其最低有效位清零，那么bit-band位为零。读别名后的地址将直接返回适当的bit-band位中的值。除此之外，该操作为原子位操作，其他总线活动不能对其中断。 ; 传统的位处理方法和 Cortex-M3 bit-banding 的比较 ：; 嵌套向量中断控制器（NVIC）：末尾连锁技术; 嵌套向量中断控制器（NVIC）：; ARM公司在其Cortex-M3内核中嵌入新的Thumb-2指令集。新的Thumb-2内核技术保留了紧凑代码质量并与现有ARM方案的代码兼容性，提供改进的性能和能量效率。 Thumb-2是一种新型混合指令集，融合了16位和32位指令，用于实现密度和性能的最佳平衡。在不对性能进行折中的情况下，节省许多高集成度系统级设计的总体存储成本。 Cortex-M3支持的Thumb-2指令（参见PDF资料） 目标：看到一段汇编的代码时，会去查处相关的指令集，读懂代码的意图/作用即可。;? 免去 Thumb和ARM代码的互相切换，对于早期的 处理器来说，这种状态切换会降低性能。 ? Thumb-2指令集的设计是专门面向C语言的，且包括If/Then结构（预测接下来的四条语句的条件执行）、硬件除法以及本地位域操作。 ? Thumb-2指令集允许用户在C代码层面维护和修改应用程序，C代码部分非常易于重用。 ? Thumb-2指令集也包含了调用汇编代码的功能：Luminary公司认为没有必要使用任何汇编语言。; Cortex-M3处理器的集成调试功能可以实现快速