第三讲存贮系统.ppt

3.5 Cache存储器 3.5.1 cache基本原理　　　　　　　 ?1.cache的功能 ??? cache是介于CPU和主存之间的小容量存储器，存取速度比主存快。它能高速地向CPU提供指令和数据，加快程序的执行速度。它是为了解决CPU和主存之间速度不匹配而采用的一项重要技术 ..\..\..\组成原理-白中英网络版\Chap03\images\3.36.swf 3.5 Cache存储器 2. Cache的基本原理 ??? CPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。一个块由若干定长字组成的。当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在 cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。由始终管理cache使用情况的硬件逻辑电路来实现LRU替换算法 3.5 Cache存储器 3.cache的命中率 　　增加cache的目的，就是在性能上使主存的平均出 时间尽可能接近cache的读出时间。因此,cache的命中 率应接近于1。由于程序访问的局部性 ，这是可能的。　在一个程序执行期间，设Nc表示cache完成存取的 总次数，Nm表示主存完成存取的总次数，h定义为命中 率，则有 　　　　　　　　　　　 　　 若tc表示命中时的cache访问时间，tm表示未命中时的 主存访问时间，1-h表示未命中率，则cache/主 存系统的平均访问时间ta为： 3.5 Cache存储器 ta=htc+(1-h)tm　??? （3.5） 设r=tm/tc表示主存慢于cache的倍率,e表示访问效率，则有: 为提高访问效率，命中率h越接近1越好，r值以 5—10为宜，不宜太大。命中率h与程序的行为、cache的容量、组织方式、块的大小有关。 3.5 Cache存储器 【例5】CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache 存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。 解: h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% ta=tc/e=50ns/0.833=60ns 　 3.5 Cache存储器 3.5.2.主存与cache的地址映射 　　　　cache的容量很小，它保存的内容只是主存内容的一个子集，且cache与主存的数据交换是以块为单位。 　　地址映射即是应用某种方法把主存地址定位到cache中。 　　址映射方式有全相联方式、直接方式和组相联方式三种 3.5 Cache存储器 1.全相联映射方式 　　主存中一个块的地址与块的内容一起存于cache的行中，其中块地址存于cache行的标记部分中。 　　这种方法可使主存的一个块直接拷贝到cache中的任意一行上，非常灵活。 　　它的主要缺点是比较器电路难于设计和实现,因此只适合于小容量cache采用。 　　全相联映射的示意图演示(P108图3.37a) ..\..\..\组成原理-白中英网络版\Chap03\images\3.38.swf 3.5 Cache存储器 2.直接映射方式 　　这也是一种多对一的映射关系，但一个主存块只能拷贝到cache的一个特定行位置上去。 　　cache的行号i和主存的块号j有如下函数关系：i=j mod m　　（m为cache中的总行数） 直接映射方式的示意图演示(P109图3.38a) ..\..\..\组成原理-白中英网络版\Chap03\images\3.39.swf 直接映射方式的优点是硬件简单，成本低。 　　缺点是每个主存块只有一个固定的行位置可存放,容易产生冲突。因此适合大容量cache采用。 3.5 Cache存储器 3.组相联映射方式 　　这种方式是前两种方式的折衷方案。它将cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪 一行是灵活的，即有如下函数关系： m＝u×v 　　　组号　q＝j mod u 　　　组相联映射的示意图演示 ..\..\..\组成原理-白中英网络版\Chap03\images\3.40.swf 　　组相联映射方式中的每组行数v一般取值较小，这种规模的v路比较器容易设计和实现。而块在组中的排放又有一定的灵活性,冲突减少。 例5 例：设主存的容量为1KB，Cache的容