8088 8086微处理器.ppt

主要内容 2.1 8088/8086微处理器特点 2.2 8088/8086微处理器结构 2.3 8088/8086微处理器工作模式和引脚 2.4 8088/8086的总线时序 2.5 微型计算机系统组成 2.6 高性能微机技术简介 2.1 8088/8086 CPU的特点 采用并行流水线工作方式 20位地址，寻址1M空间，对内存空间实行分段管理： 每段容量不超过64KB 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址 支持多处理器系统； 片内没有浮点运算部件，浮点运算由数学协处理器8087支持（也可用软件模拟） 注：80486DX以后的CPU均将数学协处理器作为标准部件集成到CPU内部 （书上有7点---这都是对当时而言） 2.1 8088/8086微处理器特点 比较特点(差别): 指令预取队列：8088为4字节，8086为6字节 数据总线引脚：8088有8根，8086有16根 8088为准16位CPU，内部DB为16位，但外部仅为8位，16位数据要分两次传送 本课程主要介绍8088（IBM PC采用） 2.2 8088/8086微处理器结构 串行工作方式： 8088以前的CPU采用串行工作方式： 1）CPU执行指令时总线处于空闲状态 2）CPU访问存储器(存取数据或指令)时要等待总线操作的完成 缺点：CPU无法全速运行 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到 并行工作方式： 8088CPU采用并行工作方式 8088的流水线操作 8088 CPU包括两大部分：BIU和EU BIU不断地从存储器取指令送入IPQ，EU不断地从IPQ取出指令执行 BIU和EU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键（类似于工厂流水线的传送带） 新型CPU将一条指令划分成更多的阶段，以便可以同时执行更多的指令 例如，PIII为14个阶段，P4为20个阶段(超级流水线) 结论 指令预取队列的存在使BIU和EU两个部分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求 控制寄存器 IP：指令指针寄存器，其内容为下一条要 执行的指令的偏移地址 FLAGS：标志寄存器 状态标志：存放运算结果的特征 控制标志：控制某些特殊操作 6个状态标志位(CF，SF，AF，PF，OF，ZF) 3个控制标志位(IF，TF，DF) 2.2.3 8088/8086存储器寻址 物理地址 8088：20根地址线，可寻址220(1MB)个存储单元 CPU送到AB上的20位的地址称为物理地址 物理地址 物理地址 存储器分段 逻辑地址 段基地址和段内偏移组成了逻辑地址 段地址 偏移地址(偏移量) 格式为：段地址:偏移地址 物理地址=段基地址×16+偏移地址 [例]： 已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H， DS段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布 2)指出各段首地址 3)该操作数的物理地址=？ 2.3 8088/8086微处理器工作模式和引脚 2.3 8088/8086微处理器工作模式和引脚 引脚定义的方法可大致分为：： 每个引脚只传送一种信息（RD等）； 引脚电平的高低不同的信号（IO/M等）； CPU工作于不同方式有不同的名称和定义（WR/LOCK 等）； 分时复用引脚（AD7 ～ AD0 等） ； 引脚的输入和输出分别传送不同的信息（RQ/GT等）。 主要引线（最小模式下） 8088是工作在最小还是最大模式由MN/MX端状态决定：MN/MX=0时工作于最大模式，反之工作于最小模式。 数据信号线(DB)与地址信号线(AB)： AD7～AD0：三态，地址/数据复用线。ALE有效时为地 址的低8位。地址信号有效时为输出，传送 数据信号时为双向。 A19～A16：三态，输出。高4位地址信号，与状态信号 S6-S3分时复用。 A15～A8 ：三态，输出。输出8位地址信号。 主要的控制和状态信号 WR： 三态，输出。写命令信号； RD： 三态，输出。读命令信号； IO/M：三态，输出。指出当前访问的是存储器还是I/O接口。高：I/O接口，低：内存 DEN： 三态，输出。低电平时，表示DB上的数据有效； RESET：输入，为高时，CPU执行复位； ALE： 三态，输出。高：AB地址有效； DT/ R：三态，输出。数据传送方向，高：CPU输出， 低：CPU输入 [例]： 当WR=1，RD=0，IO/M=0时，表示