数字电子钟设计说明.docVIP

电 子 技 术 课 程 设 计 报 告 书 题 目 　 数字电子钟设计 　 专业班级 学　　号 学生姓名 指导教师 2017年 4 月 8 日 数字电子钟课程设计 一、设计任务与要求 （1）设计一个有“时”、“分”、“秒”（小时59分59秒）显示，且有校时功能的电子钟。 （2）用中小规模集成电路组成电子钟。 （3）画出框图和逻辑电路图，写出设计、实验总结报告。 （5）整点报时。在59分51秒、53秒、55秒、57秒输出0Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz荧屏结束时刻为整点。 采用计数器芯片，在要求不是很精确的条件下可以利用计数器芯片搭建一个简单的时钟电路。电路一般包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。对于各个部分而言 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置 时间源。 数字钟计时周期是24小时，因此必须设置24小时计数器，他应由模为60的秒计数器和分计数器及模为24的时计数器组成，秒、分、时由七段数码管显示。为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。 三、单元电路设计与参数计算 1.振荡器 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。 一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。 3.计数器 秒脉冲信号经过计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。 （1）六十进制计数 由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号。本作品选用一片74LS161和一片74LS160采取同步置数的方式组成六十进制的计数器。 （2）二十四进制计数 “24翻1”小时计数器按照“00—01—02……22—23—00—01”规律计数。与生活中计数规律相同。二十四进制计数同样选用74LS161和74LS160计数芯片。但清零方式采用的是异步清零方式。 4．译码器??? 译码是指把给定的代码进行翻译的过程。计数器采用的码制不同，译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO,当LT=0时，74LS48出去全1。 5．显示器?? 本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。 6．校时电路 当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。 对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。S1 S2 功能 1 1 计数 0 1 校分 1 0 校时 7.电源 本作品芯片均采用TTL电平，故选用7805稳压芯片进行供电，其输入电压: 7~40 V ；输出电压:4.85V~5.00V~5.15V (最小值--典型值--最大值) ；压差：2~2.5V（典型值—最大值）；静态电流：3.9~8mA（典型值—最大值） 8.功能扩展电路——整点报时电路 整点报时电路的功能要求是，每当数字钟计时快要到整点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。 设4声低音（约500Hz）分别发生