南理工电子电工实验2精选.doc

  1. 1、本文档共18页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
南理工电子电工实验2精选

电子电工综合实验(II) 实验报告 ——数字计时器设计 班级:9121042102 学号: 912116660123 姓名:王刚 指导老师;钟徳荣 目录 实验目的……………………………………………………3 实验要求……………………………………………………3 实验内容……………………………………………………3 实验器件……………………………………………………3 元器件引脚图及功能表……………………………………4 实验原理…………………………………………………10 秒脉冲发生电路………………………………………11 计时器电路……………………………………………11 译码显示电路…………………………………………12 报时电路………………………………………………13 校分电路………………………………………………14 清零电路………………………………………………15 逻辑图……………………………………………………16 引脚接线图………………………………………………16 实验总结…………………………………………………16 参考文献………………………………………………17 一、实验目的 1.掌握常见集成电路的工作原理和使用方法。 2.学会单元电路的设计方法和单元间设计组合。 二、实验要求 实现从00′00″到59′59″的多功能数字计时器,并且满足规定的清零,快速校分以及报时功能的要求。 三、实验内容 1.设计、安装、调试脉冲发生电路。 2.设计、安装、调试59′59″计时器电路。 3.设计、安装、调试译码显示电路。 4.设计、安装、调试任意状态清零电路。 5.设计、安装、调试快速校分电路。 6.设计、安装、调试整点报时电路(59′53″、59′55″、59′57″时发出频率为500Hz的低声;59′59″时发出频率为1KHz的高声)。 7.设计1-5项联接构成数字计时器电路 四、实验器件 集成电路: NE555 1片 (多谐振荡) CD4040 1片 (分频) CD4518 2片 (8421BCD码十进制计数器) CD4511 4片 (译码器) 74LS00 3片 (与非门) 74LS20 1片 (4输入与非门) 74LS21 2片 (4输入与门) 74LS74 1片 (D触发器) 电阻: 1KΩ 1只 3KΩ 1只 330Ω(300Ω) 28只 电容: 0.047uf 1只 共阴极双字屏显示器两块。 五.元器件引脚图及功能表 1.NE555 1片 (多谐振荡): (1)引脚布局图: 图1 NE555引脚布局图 (2)逻辑功能表: (引脚4 ) Vi1(引脚6) Vi2(引脚2) VO(引脚3) 0 × × 0 1 Vcc Vcc 0 1 Vcc Vcc 1 1 Vcc Vcc 不变 表1 NE555逻辑功能表 2.CD4040 1片 (分频): (1)引脚布局图: 图2 CD4040引脚布局图 (2)逻辑功能说明: CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时,其12个输出端的输出信号分别为该输入信号频率的2-1~2-12,在电路 中利用其与NE555组合构成脉冲发生电路。其内部结构图如图4所示。 引脚图如图3所示,其中VDD为电源输入端,VSS为接地端,CP端为输入端CR为清零端,Q1~Q12为输出端,其输出信号频率分别为输入信号频率的2-1~2-12。 3.CD4518 2片 (8421BCD码十进制计数器): (1)引脚布局图: 图3 CD4518引脚布局图 (2)逻辑功能表: 输入 输出 CR CP EN Q3 Q2 Q1 Q0 清零 1 × × 0 0 0 0 计数 0 ↑ 1 BCD码加法计数 保持 0 × 0 保持 计数 0 0 ↓ BCD码加法计数 保持 0 1 × 保持 表2 CD4518逻辑功能表 4.CD4511 四片 (译码器): (1)引脚布局图: 图4 CD4511引脚布局图 (2)逻辑功能表: 输入 输出 LE D C B A g f e d c b a 字符 测灯 0 × × × × × × 1 1 1 1 1 1 1 8 灭零 1 0 × 0 0 0 0 0 0 0 0 0 0 0 消隐 锁存 1 1 1 × × × × 显示LE=0→1时数据 译码 1 1 0 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 0 1 0 0 0 0 1 1 0 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 2 1 1 0 0 0

文档评论(0)

586334000 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档