时间交替采样实验.docxVIP

时间交替采样实验实验目的掌握时间交替采样原理。掌握AD9481的管脚功能和工作原理。掌握IP核的例化，生成DCM和FIFO模块。实验内容使用IP核例化生成DCM模块，产生所需两路采样时钟。使用IP核例化生成FIFO模块。编程实现单路ADC两个通道数据的整合并存储在FIFO。编程实现两路ADC采样数据的整合并存储在FIFO。实验器材PG1000嵌入式开发平台ISE软件实验原理时间交替采样原理时间交替采样技术，也叫做并行多通道采样技术，它的目标是通过时域上M个ADC的交替工作来达到单块ADC采样的效果，速度也达到原来单块ADC的M倍。我们以双通道系统为例,介绍时间交替采样技术的原理。如下图所示，双通道时间交替采样系统是在采样系统中应用了2套采样电路(包括采样保持器、ADC、存储器等) 同时工作。首先，输入信号同时到达两个ADC输入端，接着一路ADC在正时钟的上升沿采样,采得样本1、3、5、7、9点等；另一路ADC在正时钟的下降沿，即负时钟的上升沿采样,二者相位相差180°,采得样本2、4、6、8、10等点。当时钟脉冲的占空比为50%时,整个采样系统的工作频率就是所用时钟频率的2倍,即采样率比单个ADC芯片所能提供的速率提高了一倍,而成本却大大降低了,在超过1GHz工作频率的情况下，要想提高单个ADC的工作频率，要付出很大的成本，而且实现难度很大。时间交替采样系统可以在提高采样率的同时节约成本，除此之外，这种双通道时间交替采样系统中对采样保持电路及存储器的速度要求也比单通道时要低一倍。类似地,把并行采样路数提高到M路,就构成了M通道并行采样系统,可以把采样速率提高到单块ADC的M倍。此时要求输入信号同时到达M个ADC，并且ADC的采样时钟相位差为准确的360°/M，每个ADC具有相同的工作频率，最后将各路ADC的采样数据正确地整合起来，这样时间交替采样系统的采样率就提升为原来单个ADC的M倍。AD9481AD9481是ADI 公司推出的双8位单片模数转换器，它高速、低功耗、小尺寸、容易用于250MSPS编码速率。它有内部基准和跟踪保持电路，用户只需提供3.3V电源和差分时钟，许多应用不需外基准或驱动元件。数字输出为TTL/MOS兼容，可选用偏移二进制码或二进制补码。它具有良好的线性和动态性能，被广泛地应用于数字滤波器、仪器与测量、点对点无线电通信和数字预测回路中。AD9481的主要特点如下：（1）高速低功耗：250MSPS的转换速率,在250MSPS时,每通道功耗439mw；（2） 良好的线性：DNL（微分非线性)=0.35LSB，INL（积分非线性）=0.26LSB；（3）单电源3.3V（3.0-3.6V），内部参考电压1V；（4）可输入单极性或差分模拟信号，输入电压范围1V_(p-p)；（5）设有低功耗模式；（6）采用44引脚TQFP封装。AD9481由一个跟踪/保持放大器，一个AD变换器，一个逻辑控制器，一个时钟模块，一个内部参考电压模块和两个数据输出模块组成。内部结构如上图所示。基于高速应用场合的要求，AD9481的模拟输入、数字时钟输入、数字输出、数据同步时钟输出都采用差分方式，故VIN，CLK，DCO，DS均由一对信号组成。SENSE用于设定参考电压，当接地时内部参考电压输出为1V。S1选择输出数据格式：“1”二进制偏移码；“0”二进制补码。输入输出具体引脚含义如下：（1）VIN模拟信号输入；（2）DS数据输出使能；（3）CLK采样时钟输入；（4）PDWN休眠方式（高电平有效）；（5）S1数据格式选择，“1”二进制偏移码，“0”二进制补码；（6）VREF参考电压输入/输出；（7）SENSE参考电压模式选择，接AGND为内部参考电压，接AVDD为外部参考电压；（8）AGND模拟地；（9）AVDD模拟电源；（10）DRGND数字地；（11）DRVDD数字电源；（12）D7A-D0AA通道数据输出；（13）D7B-D0BB通道数据输出；（14）DCO数据输出同步时钟。如上图所示，在数据输出使能（DS）为低电平有效后，采样时钟（CLK）的第一个上升沿到来，采集第一个数据N。但是AD9481当前输出的数据为8个采样周期前的采样值。所以，在数据输出端口A输出第一个采样值N时，采样时钟对应的采样点为N+8。下一个采样周期，采样点为N+9，数据输出端口B输出采样值为N+1。两个数据输出端口依次输出数据。所以，数据输出时钟（DCO）频率为工作时钟频率的一半。可以利用同步时钟（DCO）的上升沿和下降沿来分别锁存A，B两个通道的数据。数字时钟管理器数字时钟管理模块（DCM）是Xilinx的FPGA芯片及其它器件中经常采用的数字延迟锁相环（DLL）模块。在时钟的管理与控制方面，DCM与DLL相比，功能更加强大，使用更为灵活。DCM的功能包括消除