嵌入式系统的原理和应用_04.ppt

嵌入式系统的原理及应用 2.7 S3C2410 ARM微处理器简介 2.7 S3C2410 ARM微处理器简介 2.7 S3C2410 ARM微处理器简介 嵌入式系统的软硬件框架 嵌入式系统的开发步骤 嵌入式系统的开发步骤 嵌入式系统的开发步骤 JXARM9-2410教学系统的硬件组成 S3C2410X内部结构图 2.7.2 S3C2410A 的启动 2.7.3 存储器控制器 2.7.3 存储器控制器 2.7.3 存储器控制器(续1) 2.7.3 存储器控制器(续1) 2.7.3 存储器控制器(续2) (1)总线宽度和等待控制寄存器BWSCON (2) 组控制寄存器(nGCS0~ nGCS7) 2.7.4 Nand Flash控制器 总线控制信号 SDRAM/SRAM NAND Flash NAND FLASH 模式配置 NAND Flash与Nor Flash 2.7.5 时钟和电源管理 FCLK is used by ARM920T. HCLK is used for AHB bus, which is used by the ARM920T, the memory controller, the interrupt controller, the LCD controller, the DMA and the USB host block. PCLK is used for APB bus, which is used by the peripherals such as WDT, IIS, I2C, PWM timer, MMC interface, ADC, UART, GPIO, RTC and SPI. The S3C2410X supports selection of Dividing Ratio between FCLK, HLCK and PCLK. This ratio is determined by HDIVN and PDIVN of CLKDIVN control register. p231 2.7.5 时钟和电源管理 CLOCK GENERATOR POWER MANAGEMENT SPECIAL REGISTER Register Address R/W Description Reset Value MPLLCON 0x4C000004 R/W MPLL configuration register 0x0005C080 UPLLCON 0x4C000008 R/W UPLL configuration register 0 PLLCON Bit Description Initial State MDIV [19:12] Main divider control 0x5C / 0x28 PDIV [9:4] Pre-divider control 0x08 / 0x08 SDIV [1:0] Post divider control 0x0 / 0x0 CLOCK CONTROL REGISTER (CLKCON) Register Address R/W Description Reset Value CLKCON 0x4C00000C R/W Clock generator control register 0x7FFF0 2.7.6 输入/输出口 2.7.6 输入/输出口 2.7.6 输入/输出口 2.7.7 中断 中断处理框图 Figure 14-2. Priority Generating Block p357 2.7.7 中断 2.7.8 异步串行口UART S3C2410A 的UART (Universal Asynchron-ous Receiver and Transmitter) 提供了三个独立的异步串行I/O口。 每个UART都可工作在中断模式或DMA模式，即产生中断或DMA请求以在CPU和UART之间传送数据。 使用系统时钟，UART最高可以支持230.4K bps 的位传输率。 如果采用外部时钟，则UART可以实现更高速度的传输； 每个UART包括2个16字节的接收/发送FIFO。 2.7.8 异步串行口UART 2.7.8 异步串行口UART 2.7.8