第5章 触发器1试卷.ppt

第五章 触 发 器Chapter5 Flip－Flops 信息时代—比特时代 比特─信息的DNA: 信息数字化为01110001101001000101……的二进制序列，其中每1位就是1个比特。 比特如何存储？ 日常接触到的：硬盘、光盘、U盘、内存条等。 什么是触发器？ 能够存储1位二值信号(0，1)的基本单元电路统称为触发器。 分 析 分 析 三、触发器的触发方式 (触发器状态变化时间的控制条件) 直接触发：没有触发控制约束，激励变化时触发器状态立即变化。 电平触发：触发控制为开关电平信号E，E为有效电平时，触发器状态根据激励信号改变。 边沿触发：触发控制为时钟脉冲信号CP (Clock Pulse)，触发器状态只在CP的有效沿(0?1上升沿 或 1?0下降沿) 瞬间变化。 §5.2 触发器的电路结构与动作特点 思 考 题 1. 已知R、S是与非门构成的基本RS触发器的输入端，则约束条件为( )。 (A). RS = 0 (B). RS = 1 (C). R+S = 0 (D). R+S = 1 如何存储、处理多位？ 用多个触发器存储多位数据。 引入同步信号使多个触发器同时工作。 §5.2.2 同步触发器(Synchronous Flip-Flop) 本次授课内容小结 本次授课内容小结 本次授课内容小结 本次授课内容小结 2.工作原理 ( 1 触发有效) CP=0 时，G3、G4 门封锁，触发信号不起作用。 CP=1, 在 S 端触发时, Q=1 CP=1, 在 R 端 触发时 Q=0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 CP=1 时，G3、G4 门打开，触发信号可加到基本触发器上。 Q Q CP R S G1 G2 G3 G4 Q Q CP R S G1 G2 G3 G4 一、电路结构与工作原理 —— 同步触发器 3. 特性表(1触发有效) CP R S Qn+1 0 1 1 1 0 0 0 1 1 0 1 1 1 0 Q n Q n X X 1 * 1 不允许 置 1 清 0 保 持 说 明 保 持 4. 几点说明 1) 图示同步RS 触发器为 1 触发有效； 2) 表中*表示:若 R,S 端同时触发，则当 R ,S 端的触发信号同时消失时，电路的次态不定； 3) 输入端的约束条件为 RS = 0。 一、电路结构与工作原理 —— 同步触发器 5. 逻辑符号 1S 1R Q S R Q C1 CP 一、电路结构与工作原理 —— 同步触发器 在使用同步RS-FF时，有时还需要在CP信号到来之前将触发器预先置成指定的状态，为此在实用的同步RS-FF电路上往往还设有专门的异步置位输入端和异步复位输入端。其逻辑图和图形符号如下所示。 实用同步RS-FF的逻辑图和逻辑符号 CP=0 异步置位端 异步复位端 R 1S 1R Q S Q C1 CP RD SD 触发器在CP控制下正常工作时应使 SD、RD 处于高电平。 异步置位输入端和异步复位输入端 动作特点：在 CP = 1 的全部时间里，R、S 端信号的变化都将引起触发器输出状态的变化。 1 2 S R Q CP 三、输出电压波形举例 RD 二. 动作特点 缺点：抗干扰能力差。 干扰信号 跳变 §5.2.2 同步触发器(Synchronous Flip-Flop) 解： 例2：已知同步RS-FF的CP、S、R的波形，且 , 试画出Q、 的波形。 二、同步D触发器 同步D-FF的逻辑图 同步D-FF的特性表 1 1 送1 1 0 1 1 0 1 送0 0 0 0 1 1 1 保持 0 0 x 0 说明 D CP 为了从根本上避免同步RS触发器R、S同时为1的情况出现，可以在R和S之间接一非门。这种单输入的FF叫做同步D触发器(又称D锁存器)，其逻辑图和特性表如下所示： 特性方程为： 同步D-FF的惯用符号和国标符号 同步D-FF的逻辑功能是：CP到来时 (CP=1)，将输入数据D存入触发器，CP过后 (CP=0)，触发器保存该数据不变，直到下一个CP到来时，才将新的数据存入触发器而改变原存数据。 正常工作时要求：CP=1期间D端数据保持不变。 二、同步D触发器 三、同步JK触发器 同步JK-FF的逻辑图 同步JK-FF的特性表 0 1 翻转 1 0 1 1 1 1 1 置1 1 0 1 0 1 0 1 置0 0 0 0 1 1 1