第5章 存储器试卷.ppt

数据分布的这种倾向不如指令明显，但对数组的存储和访问以及工作单元的选择都可以使存储器地址相对集中，这种在一个短时间间隔内对局部范围存储地址访问频繁，而其他地址访问甚少的现象称为程序访问的局部性原理。 如果把正在执行的指令地址附近的一小部分指令或数据，即当前最活跃的程序或数据从内存成批调入Cache，供CPU在一段时间内随时使用，就能大大减少CPU访问内存的次数，从而加速程序的运行。 5.5.2 Cache的组织结构 图5-22 二级Cache存储系统基本结构 图5-22给出了二级Cache的逻辑结构。 在该结构中块的大小是不同的，二级Cache之间及Cache与内存之间的调度算法和读写操作全由辅助硬件来完成，加快了处理速度。 5.5.2 Cache的组织结构 要组成一个容量满足实际需要的存储器时，根据选择的芯片规格不同，需要对芯片在位向或字向进行扩展或者在字、位方向同时扩展。 1. 位扩展 一片实际的存储芯片，其存储单元的字长(即位数)通常与实际内存单元的字长并不相等，要用它构成实际上按字节组织的内存空间，就需要对芯片的位数进行扩展，以满足字长的要求。 位扩展的方法是用多片相同规格的芯片在位方向并联起来。 5.6 存储器芯片的扩展方法 图5-23 位扩展方式组成的16KB×8位RAM 用16KB×１位的RAM芯片，构成16KB×8位的存储系统，则需: (16KB×8)/(16KB×１)＝8片 如图：各芯片的数据端单独引出连接到系统数据总线上，每块芯片的一位数据构成8位中的一位。这样当CPU发送片选信号和地址信号时，8片芯片同时都选中相应的一个基本存储单元电路，实现了位数的扩充。 5.6 存储器芯片的扩展方法 2．字扩展 字扩展就是当存储器芯片的字长与存储器的字长相同，而容量(单元数)不满足要求时，则要对芯片的单元数进行扩充，以满足总容量的要求，而对每个字所包含的位数是不变的。 字扩展的方法是采用地址串联，即用地址译码器，以其输入的地址码来区分高位地址，而以其输出端的控制线来对具有相同低位地址的几片存储器芯片进行片选。 5.6 存储器芯片的扩展方法 用16KB×8位的芯片构成64KB×8位的RAM存储器，则需：(64KB×8)/(16KB×8)＝4片。 把4片16KB×8的芯片的地址线、数据线、读/写控制线分别并联，而片选信号单独引出，由CPU发送地址线的高位(A14、A15)通过译码产生芯片的片选信号，使其中一块芯片被选中。而地址线的低位(A13～A0)直接连到４个芯片的地址引脚，作为片内地址去选中某一存储单元。 5.6 存储器芯片的扩展方法 5.6 存储器芯片的扩展方法 图5-24　字扩展方式组成的64KB×8位RAM 3．字位扩展 字位扩展就是当存储器芯片包含的存储单元数小于存储器容量且各存储单元中所含的位数小于字长，则需要同时对单元数和位数进行扩展。 如用2KB×４位的存储器芯片组成4KB×8位的RAM存储器，就单个芯片来说，无论是位方向，还是字方向都不满足要求，都要进行扩展，即字位扩展。 根据给定规格，将两片并联起来同时工作，每片有４位数据位，两片正好拼成８位数据宽度，以满足字长要求，所以，每2片1组，４片共分成２组，这2组用高位地址经译码产生片选信号，以选择２组中的某一组，扩展了单元数。地址线的低11位(A10～A0)直接连到每个芯片的地址引脚，实现片内选择。 5.6 存储器芯片的扩展方法 图5-25　字位扩展方式组成的4KB×8位RAM 用2KB×４位的存储器芯片组成4KB×8位的RAM存储器，总共需要: (4KB×8)/(2KB×４)＝４片 5.6 存储器芯片的扩展方法 ◆ CPU与存储器的连接主要应包括地址总线、数据总线和控制总线的连接。一般存储器的接口信号如图5-26所示。 ◆地址线是由总线向存储器传递的单向信号，一般情况下，地址总线的若干高位地址线通过地址译码器产生存储器的片选信号；而低位地址线则直接与存储器芯片的地址线相连。 ◆数据线在总线与存储器芯片之间进行双向数据传输，数据线的条数取决于存储器的字长。 5.7.1 CPU与存储器的连接要求 5.7 微处理器8086/8088与存储器的连接 图5-26 微处理器与存储器的连接示意图 5.7.1 CPU与存储器的连接要求 在连接时还应注意以下几个方面。 1．CPU总线的负载能力 CPU总线的驱动能力有限，在构成大容量的微机系统时，则要在CPU总线输出上增加驱动电路，以提高CPU总线的负载能力。 2．CPU时序与存储器存取速度之间的配合 当CPU从存储器存取数据信息时，时序是固定的，应根据该固定时序确定所选择存储器的存取速度。当存储器的速度较慢，而且