I2C总线及SPI规范整理ppt.ppt

SPI主从连接框架 1个典型的SPI系统包括1个主MCU和1个和几个从外围器件 SPI接口在内部硬件实际上是两个简单的移位寄存器,传输的数据为8位,在主器件产生的从器件使能信号和移位脉冲下,按位传输,高位在前,低位在后。如右图所示,在SCLK的下降沿上数 通讯时序图 接口内部器件连接图 SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一进行数据传输。CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应该一致。 问题：如何对主设备时钟极性和相位进行配置？ I2C总线规范 I2C总线的定义 简单地说，就是用于连接到总线的器件传递信息的通道。 它支持任何IC生产过程（NMOS,CMOS,双极性），是一个多主机的总线，可以连接多于一个能控制总线的器件到总线。 是一种双向两线总线，包括一条串行数据线（SDA）,一条串行时钟线（SCL），总线空闲时这两条线路都是高电平。 1 假设微控制器A 要发送信息到微控制器B ? 微控制器A 主机寻址微控制器B 从机 ? 微控制器A 主机发送器发送数据到微控制器B 从机接收器 ? 微控制器A 终止传输 2 如果微控制器A 想从微控制器B 接收信息 ? 微控制器A 主机寻址微控制器B 从机 ? 微控制器A 主机接收器从微控制器B 从机发送器接收数据 ? 微控制器A 终止传输 I2C总线术语的定义 I2C总线的特征 每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机从机关系软件设定地址主机，可以作为主机发送器或主机接收器。 它是一个真正的多主机总线，如果两个或更多主机同时初始化数据传输可以通过冲突检测和仲裁防止数据被破坏。 串行的8 位双向数据传输位速率在标准模式下可达100kbit/s， 快速模式下可达400kbit/s ，高速模式下可达3.4Mbit/s。 片上的滤波器可以滤去总线数据线上的毛刺波保证数据完整。 连接到相同总线的IC 数量只受到总线的最大电容400pF 限制。 I2C总线的总体特征 SDA 和SCL 都是双向线路都通过一个电流源或上拉电阻连接到正的电源电压，当总线空闲时这两条线路都是高电平，连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功能。 SDA 线上的数据必须在时钟的高电平周期保持稳定，数据线的电平状态只有在SCL 线的时钟信号是低电平时才能改变。 I2C总线的起始和停止条件 在SCL 线是高电平时，SDA 线从高电平向低电平切换，这个情况表示起始条件。 当SCL 是高电平时，SDA 线由低电平向高电平切换表示停止条件。 起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态，在停止条件的某段时间后总线被认为处于空闲状态。 传输数据 字节格式 发送到SDA 线上的每个字节必须为8 位，每次传输可以发送的字节数量不受限制，每个字节后必须跟一个响应位。首先传输的是数据的最高位MSB，如果从机要完成一些其他功能，例如一个内部中断服务程序才能接收或发送下一个完整的数据字节，可以使时钟线SCL 保持低电平迫使主机进入等待状态。当从机准备好接收下一个数据字节并释放时钟线SCL 后数据传输继续。 传输数据 响应： 数据传输必须带响应，相关的响应时钟脉冲由主机产生，在响应的时钟脉冲期间发送器释放SDA 线高。 在响应的时钟脉冲期间接收器必须将SDA 线拉低，使它在这个时钟脉冲的高电平期间保持稳定的低电平。 仲裁和时钟发生 仲裁过程中的时钟同步： 产生的同步SCL 时钟的低电平周期由低电平时钟周期最长的器件决定，而高电平周期由高电平时钟周期最短的器件决定，如下图： 两个主机的仲裁过程 7 位的地址格式 在起始条件S 后发送了一个从机地址这个地址共有7 位，紧接着的第8 位是数据方向位R/W ，0 表示发送写，1 表示请求数据读数据传输，一般由主机产生的停止位P 终止，但是如果主机仍希望在总线上通讯它可以产生重复起始条件SR和寻址另一个从机。 10 位寻址 10 位寻址和7 位寻址兼容而且可以结合使用,10 位寻址采用了保留的1111XXX 作为起始条件S或重复起始条件Sr 的后第一个字节的头7 位,10 位