第5章 算术逻辑单元.ppt

由图可以看到，只要X1～X4,Y1～Y4和C0同时到来，就可几乎同时形成C1～Ｃ4和F1～F4。 我们以S3S2S1S0=HLLH为例来详细的介绍一下这个算数逻辑单元的组成。 首先我们假设M=H 来看看逻辑，红色线条代表H，蓝色线条代表L 异或们21、23、25、27实现的是Ai⊕Bi 异或们22、24、26、28又分别和1异或，相当于取反。 所以总的就实现了A⊕B 计算机组成原理 第5章 算术逻辑单元 第5章 算术逻辑单元 5.1 冯·诺依曼计算机模型模型 5.2 并行快速加法器 5.3 一个商售ALU芯片设计的分析 5.1 冯·诺依曼计算机模型模型 现今使用中的大多数计算机系统都是在冯·诺依曼计算机模型上构造的。 该模型于1946年由冯·诺依曼提出。 计算机被看作是一个存储程序计算机。 一道程序是一个指令序列，其中每一条指令执行一个基本操作。 执行前，程序和将要由它加工的数据一起存放到存储器中。 在程序执行中，它的指令一条一条地从存储器读出，送到处理单元中去。处理单元译码、取数，执行，并写回结果。 因此冯·诺依曼机型典型组成包含：存储器，CPU，I/O 5.1 冯·诺依曼计算机模型模型 控制器 寄存器 ALU 中央处理器 主 存储器 输入 输出 外总线 存储程序计算机的基本组织 5.2 并行快速加法器 算术逻辑单元（ALU）是CPU的心脏。 通常ALU有一个二进制加法器。 ALU的性能主要取决于它的加法器 所以要设计一个快速加法器来解决行波进位加法器速度慢的问题。 5.2 并行快速加法器 全加器设计(加法器是计算机基本运算部件之一) 不考虑进位输入时，两数码Xn，Yn相加称为半加器。 由真值表写出半加和Hn的表达式如下： Hn=Xn· Yn + Xn·Yn=XnYn 图(b)是它的逻辑图。半加器可用反相门及与或非门来实现，也可用异或门来实现。 5.2 并行快速加法器 全加器设计 若考虑低位进位输入Cn-1相加，则称为全加器。图(a)是其功能表。全加和Fn和进位输出Cn的表示式分别为： Fn＝XnYnCn-1+ XnYnCn-1 + XnYnCn-1+ XnYnCn-1 Cn＝ XnYnCn-1+ XnYnCn-1 + XnYnCn-1+ XnYnCn-1 5.2 并行快速加法器 全加器设计 图(b)是其逻辑图。 Fn＝XnYnCn-1+ XnYnCn-1 + XnYnCn-1+ XnYnCn-1 Cn＝ XnYnCn-1+ XnYnCn-1 + XnYnCn-1+ XnYnCn-1 全加器还可用两个半加器来形成。 Fn是Xn、Yn相加再和Cn-1相加的结果 其表达式为：Fn=XnYnCn-1 5.2 并行快速加法器 全加器设计 将n个全加器相连可得n位加法器，但其加法时间较长。 这是因为其位间进位是串行传送的，本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。 简单串行级联的4位全加器，又称为行波进位加法器 5.2 并行快速加法器 全加器设计 怎样才能提高加法器的工作速度？ 只有通过改变进位逐位传送的路径来解决。 解决办法之一是采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。我们称这种加法器为超前进位加法器。 超前进位产生电路是根据各位进位的形成条件来实现的。 只要满足下述两条件中任一个，就可形成C1： (1)X1，Y1均为“1”； (2)X1，Y1任一个为“1”，且进位C0为“1”。 由此，可写得C1的表达式为：C1=X1Y1+(X1+Y1)C0 5.2 并行快速加法器 全加器设计 只要满足下述条件中任一个即可形成C2： (1)X2，Y2均为“1”； (2)X2，Y2任一为“1”，且X1，Y1均为“1”； (3)X2，Y2任一为“1”，同时X1，Y1任一为“1”，且C0为“1”。 由此可得C2表达式为：C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0 同理，可有C3，C4表达式如下： C3=X3Y3+(X3+Y3)X2Y2+(X3+Y3)(X2+Y2)X1Y1+(X3+Y3)(X2+Y2)(X1+Y1)C0 C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1 +(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)C0 5.2 并行快速加法器 全加器设计 下面我们引入进位传递函数Pi和进位产生函数Gi的概念。它们的定义为： Gi=Xi·Yi 称为进位产生函数 Pi=Xi+Yi 称为进位传递函数 G1的意义是：当X1，Y1均为“1”时，不管有无进位输入