课题十常用集成组合电路(译码器)2学时.pptVIP

对你的期望： 熟练掌握译码器集成芯片的功能和应用。 1.2 集成变量译码器 ②地址分配 二、 码制变换译码器 74LS42功能表 74LS42功能表 三、 二-十进制显示译码器 练习和作业: P119 4.17 用74LS42,功能表见P102. * * 一、编码器 1.1 二进制编码器 1.2 二—十进制编码器 1.3 优先编码器 1.4 集成编码器 二、编码器应用 参阅教材章节：4.3.3 译码器 一、变量译码器 1.1 三变量译码器设计 1.2 集成变量译码器及应用 二、码制变换译码器 2.1 码制变换译码器设计 2.2 集成码制变换译码器及应用 三、显示译码器 3.1 显示器件介绍 3.2 集成显示译码器及应用 译码——编码逆过程，将二进制代码的原意“翻译” 出来，还原成原特定含义的信息。即每组代 码有一个相应输出端为有效(高/低)电平，其余 输出端为无效(低/高)电平。 分类——按功能不同，分为: 变量译码器 — 表示输入变量状态，2/4，3/8，4/16 码制变换译码器 — BCD/十，余3/十，格雷码/十 显示译码器 — 驱动显示器件 译码器 特点 — 输入: n个变量，即n位代码， 输出: 2n个.即对应n个变量的2n种组合,每个 输出对应一种输入代码，即一个n变 量最小项。 1.1 设计 — 举例三变量译码器的设计。 （真值表，表达式，变换，逻辑图） 一、 变量译码器（二进制译码器） 译码器 二进制代码 高低电平信号 3位 8个 说明 — 译码器是多输入、多输出组合逻辑电路， 每个输出对应一个n变量最小项——也称 最小项发生器。 真值表 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 表达式 电路（略） 解: 输入:3个变量，设为A,B,C。 输出: 23＝8个. 设为Y0～Y7高有效。 也可设为低有效 2/4译码器 74LS139 CD4556 3/8译码器 74LS138 4/16译码器 74LS154 以74LS138 （3/8译码器）进行说明: 图形符号 A2 A1 A0 STA STB STC 一般符号 0 7 G A2 A1 A0 说明：有3个变量输入端A2A1A0(ABC) 有8个输出端 Y0 … Y7，低译中（低有效） 有3个使能端 STA、STB、STC 功能表 0 × × × × 1 1 1 1 1 1 1 1 × 1 × × × 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1