6-1 组逻辑设计实践chenyu.ppt

class exersise 1、先将F转为或与表达式， F=∏ A,B,C,D （0，2，8，9，10，11，13） 2、直接卡诺图圈零化简。 F=（B+D）·（A’+B） ·（A’+C+D’） 1、先将F转为或与表达式， 得F=∏ A,B,C,D （0，2，8，9，10，11，13） 2、求F的对偶式。 FD=?A,B,C,D ( 2, 4, 5, 6, 7, 13, 15 ) 3、 FD的最简与或式为： FD =BD+A’B+A’CD’ 4、 FD的对偶式（FD）D =F。 F=（B+D）·（A’+B） ·（A’+C+D’） 1、先将F转为或与表达式， 得F=∏ A,B,C,D （0，2，8，9，10，11，13） 2、求F的反演式。 F’=?A,B,C,D (0， 2, 8, 9, 10, 11, 13) 3、 F’的最简与或式为： F’ =B’D’+AB’+AC’D 4、 F’的反演式（F’）‘ =F。 F=（B+D）·（A’+B） ·（A’+C+D’） C h a p t e r 6 Combinational Logic Design Practices  组合逻辑设计实践 We will studay……. 6.1 6.2 6.4 6.5 6.6 6.7 6.8 6.9 6.10 Combinational Logic Design 6.1 Documentation Standards Documentation(文档)：(P343) 1、ciruit specification：线路的详细说明。 2、block diagram：方框图.系统的主要功 能模块及其基本互连的非正式图示说明。 3、schematic diagram：原理图. 4 . bill of materials(BOM)：材料清单。 5、timing diagram：定时图(波形图)，输入、输出等波形的时间关系，包括其延时. Combinational Logic Design 6. programmable logic device(PLD)： 可编程 逻辑器件。 field-programmable gate array(FPGA)： 现场可编程门阵列。 application-specific integrated circuit(ASIC)： 专用集成电路。 7、circuit description：电路描述. 8. bus：总线. 在框图中总线用双线或黑线表示。 总线的位数用斜杠加数字说明或总线名加方括号(例inbus[31..0]，inbus[31:0])。 6.1.1 block diagram(方框图)：(P345)  显示系统的输入、输出、功能模块内部数据通路和重要控制信号. BUS :(总线) (P344) bus is a collection of two or more related signal lines. In a block diagram, buses are drawn with a double or heavy line. size denoted in the bus name INBUS[31..0] or INBUS[31:0]). block diagram The flow of control and data(控制流和数据流) in a block diagram should be clearly indicated. schematic diagram 原理图 6.1.2 Gate Symbols 逻辑门的符号 6.1.3 Signal Names and Active Levels (信号名与有效电平)(P347) Each signal name should have an active level (有效电平)associated with it. A signal is active high(高电平有效)if it performs the named action or denotes the named c