用于BUCK变换振荡器版图.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
用于BUCK变换振荡器版图

电子科技大学成都学院 实验报告册 课程名称: 集成电路版图设计实验 姓 名: 学 号: 院 系: 微电子技术系 专 业: 教 师: 赖广升 2014 年 12 月 25 日 实验一:用于BUCK变换振荡器电路图搭建 实验目的: 学习掌握Cadence软件的使用。 掌握实际电路的分析方法。 学习并掌握Cadence软件的一些特别指令,常用的快捷键功能。 学习并掌握在Cadence软件中如何检查各元器件的电气连接的正确和错误的改正。 学习并掌握在Cadence软件中如何在工艺技术库中调用各元器件和修改各元器件的参数。 实验原理和内容: 原理: 内容: 图1-1 步骤二:在跳出来的命令窗口中输入cd /home/design0130/0SDPTM/PDK /st02车再接着输入virtuoso 回车如图1-2所示。进入Cadence软 件件中。如图1-3所示。 图1-2 图1-3 步骤三:打开cadence软件的File目录,选择New,接着选中cellview进行cell的创建,如图1-4所示。接着在跳出来的New File中选择是设计库1240710130,cell命名为BUCK,Type选择Schematic。如图1-5所示。 图1-4 图1-5 步骤四:在跳出来的界面中进行用于BUCK变换振荡器的电路搭建。首先调用元器件,按住快捷键i,跳出如图1-6的窗口,在窗口中点击Browse ,跳出Library Browser—Add Instance界面,在Library界面中选择st02,在Category中选择Everything,在Cell中选择器件的类型,在View中选择symbol。如图1-7所示。以PMOS为例L=1u,W=1.8u,m=1。用上面的步骤进行操作后,跳出如图1-8所示的窗口下进行元器件的参数修改Multiplier改为1,Length改为1uM,Total Width改为1.1uM。调出来的元器件如图1-9所示。 图1-6 图1-7 图1-8 图1-9 步骤五:调出各元器件进行参数修改按住快捷键Q弹出如图1-10所示的Edit Object Properties的窗口。Multiplier为m值,Length为L值,Total Width为W值。 图1-10 步骤六:对调出来的各各元器件进行布局之后,在进行连线,连线按住快捷键Q,接着在各各元器件的电器结点上点击鼠标左键进行连线。如图1-11所示。 图1-11 步骤七:各各元器件的布局和连线接受后,接着进行放引脚,按住快捷键P弹出如图1-12所示的Add Pin的窗口。Pin Names中输入引脚的名字,在Direction中输入引脚的类型是输入还是输出,注意的是电源和地的引脚必须要为输入输出类型。 图1-12 步骤八:最后进行保存和电路图的检查并且生成电路网表。生成电路网表的步骤是在菜单栏caliber中选择Run LVS如图1-13所示。再接着跳出来的Calibre Interactve-nmLVS窗口中的Rules中的LVS Rules File中输入:/home/design0130/05DPTM/CALIBRE/caliber.xrc.lvs。在LVS Run Directory输入:/home/design0130/05DPTM/PDK/ st02RUN_SET ,如图1-14所示。在Inputs选中Export from layout viewer如图1-15所示。最后点击Run LVS进行LVS检查。 如图1-13 如图1-14 如图1-15 实验数据和结果: 实验数据:如图1-16所示: 图1-16 实验结果:电路网表如下: ************************************************************************ * auCdl Netlist: * * Library Name: 1240710130 * Top Cell Name: BUCK_TOP * View N

文档评论(0)

shuwkb + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档