第05章 中央处理器(2硬布线控制器与PLA控制器).pptVIP

第五章 中央处理器 CPU的功能和组成 指令周期 时序产生器 微程序控制器 微程序设计技术 硬布线控制器 5.4 硬布线控制器(组合逻辑控制器)与PLA控制器 5.4.1 组合逻辑控制器的设计步骤 1.根据CPU的结构图写出每条指令的操作流程图并分解成微操作序列。 2.选择合适的控制方式和控制时序。 3.对微操作流程图安排时序,排出微操作时间表。 4.根据操作时间表写出微操作的表达式,即 微操作=周期*节拍*脉冲*指令码*其它条件 5.根据微操作的表达式,画出组合逻辑电路。 组合逻辑控制器总框图见下页。 * * 5.4 硬布线控制器(组合逻辑控制器)与PLA控制器 5.4.2 组合逻辑控制器的设计举例 CPU结构框图如下图所示,设计以下几条指令的 组合逻辑控制器: CLA ; 清AC ADD I D ; I=0为直接寻址,即(AC)+(D) ? AC I=1为间接寻址,即(AC)+((D)) ? AC STA I D ; I=0为直接寻址,即(AC) ? D; I=1为间接寻址,即(AC) ? (D) LDA I D ; I=0为直接寻址,即(D) ? AC; I=1为间接寻址,即((D)) ? AC JMP I D ; I=0为直接寻址,即(D) ? PC; I=1为间接寻址,即((D)) ? PC ALU 状态寄存器PSW AC PC AR 指令译码器 操作控制器 存储器 … 数据总线 OP IR(AR) +1 PC AR MREQ R/W DBUS AR DBUS PC C DR AC AC DR DR ALU IR DR DR IR IR(AR) DBUS + _ DBUS DR DR DBUS … CPU结构示意图 ALU DR 操作码 地址码 译码器 硬布线逻辑 (组合逻辑) …… PC 周期状态 触发器 节拍发生器 时钟源 … … 结果反馈信息 … M1 M2 M3 T1 T4 P IR 中断 控制 逻辑 转移地址 +1 RESET 中断信号 微操作控制命令 组合逻辑控制器总框图 (2)选同步控制方式 (1) 根据CPU结构框图写出指令的操作流程图: I=1? I=1? I=1? I=1? 0 AC M AR M AR M DBUS DBUS PC PC AR M DR DR IR PC+1 PC PC AR R, DBUS DR DR IR +1 CLA IR15IR14IR13=000 ADD 001 STA 010 LDA 011 JMP 100 IR(AR) DBUS DBUS AR IR(AR) DBUS DBUS AR IR(AR) DBUS DBUS AR IR(AR) DBUS N Y M DR (AC)+(DR) AC N Y M AR AC DR DR M M DR DR AC N Y (IR12)=1 N Y (IR12)=1 (IR12)=1 (IR12)=1 (3) 选二级时序 由于以上指令均是单操作数指令,所以安排三个机器周期:取指周期FETCH、取数周期DOF、执行周期EXEC。每个机器周期安排四个节拍T1、T2、T3和T4，时序见下图所示。 FETCH DOF EXEC T1 T3 T4 取指周期 取数周期 执行周期 指令周期 CLK T2 （4）为微操作序列安排时序 I=1? I=1? I=1? I=1? C PC AR R, +1 DBUS DR DR IR CLA ADD STA LDA JMP IR(AR) DBUS DBUS AR IR(AR) DBUS DBUS AR IR(AR) DBUS DBUS AR IR(AR) DBUS N Y N Y AC DR N Y N Y (IR12)=1 (IR12)=1 FETCH T1 T2 T3 T4 R DBUS AR R DBUS AR R DBUS AR DBUS AR R DBUS DR DR