MOS件物理.pptVIP

CMOS模拟集成电路分析与设计;教材及参考书;引言;半导体材料(衬底)有源器件特性;第一讲;本章主要内容;1、有源器件;有源器件－MOS管;结构与几何参数（2）： 在栅氧下的衬底区域为器件的有效工作区（即MOS管的沟道）。 MOS管的两个有源区（源区与漏区）在制作时是几何对称的： 一般根据电荷的输入与输出来定义源区与漏区： 源端被定义为输出电荷（若为NMOS器件则为电子）的端口； 而漏端则为收集电荷的端口。 当该器件三端的电压发生改变时，源区与漏区就可能改变作用而相互交换定义。 在模拟IC中还要考虑衬底（B）的影响，衬底电位一般是通过一欧姆p＋区（NMOS的衬底）以及n＋区(PMOS衬底)实现连接的，所以在模拟集成电路中对于MOS晶体管而言，是一四端口器件。 ;结构与几何参数（3）： 注意：在数字集成电路设计，由于源/漏区的结二极管必须为反偏，NMOS晶体管的衬底必须连接到系统的最低电位，而PMOS晶体管的衬底（即为n阱）必须连接到系统的最高电位，即在数字集成电路中MOS晶体管可看成三端口器件。 对于单阱工艺而言，如n阱工艺，所有的NMOS管具有相同的衬底电位，而对于PMOS管而言可以有一个独立的n阱，则可以接不同的阱电位，即其衬底电位可以不同。 现在很多的CMOS工艺线采用了双阱工艺，即把NMOS管与PMOS管都制作在各自的阱内：NMOS管在p阱内，PMOS管在n阱内；因此，对于每一个NMOS管与PMOS管都可以有各自的衬底电位。 ;结构与几何参数（4）： 沟道长度L： 由于CMOS工艺的自对准的特点，其沟道长度定义为漏源之间栅的尺寸，一般其最小尺寸即为制造工艺中所给的特征尺寸； 由于在制造漏/源结时会发生边缘扩散，所以源漏之间的实际距离（称之为有效长度L’）略小于长度L，则有L’＝ L－2d，其中L是漏源之间的总长度，d是边缘扩散的长度。 沟道宽度W：垂直于沟道长度方向的栅的尺寸。 栅氧厚度tox：则为栅极与衬底之间的二氧化硅的厚度。;MOS管的工作原理及表示符号（1）： MOS管可分为增强型与耗尽型两类： 增强型是指在栅源电压VGS为0时没有导电沟道，而必须依靠栅源电压的作用，才能形成感生沟道的MOS晶体管； 耗尽型是指即使在栅源电压VGS为0时MOS晶体管也存在导电沟道。 这两类MOS管的基本工作原理一致，都是利用栅源电压的大小来改变半导体表面感生电荷的多少，从而控制漏极电流的大小 。;MOS管的工作原理及表示符号（2）： 当栅源电压VGS=0时，源区（n＋型）、衬底（p型）和漏区（n＋型）形成两个背靠背的PN结，不管VDS的极性如何，其中总有一个PN结是反偏的，所以源漏之间的电阻主要为PN结的反偏电阻，基本上无电流流过，即漏电流ID为0，此时漏源之间的电阻很大，没有形成导电沟道。 当栅源之间加上正向电压，则栅极和p型硅片之间构成了以二氧化硅为介质的平板电容器，在正的栅源电压作用下，介质中便产生了一个垂直于半导体表面的由栅极指向p型衬底的电场（由于绝缘层很薄，即使只有几伏的栅源电压VGS，也可产生高达105~106V/cm数量级的强电场），这个电场排斥空穴而吸引电子，因此，使栅极附近的p型衬底中的空穴被排斥，留下不能移动的受主离子（负离子），形成耗尽层，同时p型衬底中的少子（电子）被吸引到衬底表面。 ;MOS管的工作原理及表示符号（3）： 当正的栅源电压达到一定数值时，这些电子在栅极附近的p型硅表面便形成了一个n型薄层，通常把这个在p型硅表面形成的n型薄层称为反型层，这个反型层实际上就构成了源极和漏极间的n型导电沟道。由于它是栅源正电压感应产生的，所以也称感生沟道。显然，栅源电压VGS正得愈多，则作用于半导体表面的电场就愈强，吸引到p型硅表面的电子就愈多，感生沟道（反型层）将愈厚，沟道电阻将愈小。 感生沟道形成后，原来被p型衬底隔开的两个n＋型区（源区和漏区）就通过感生沟道连在一起了。因此，在正的漏极电压作用下，将产生漏极电流ID。一般把在漏源电压作用下开始导电时的栅源电压叫做开启电压Vth。 注意：与双极型晶体管相比，一个MOS器件即使在无电流流过时也可能是开通的。 ;MOS管的工作原理及表示符号（4）： 当VGS≥Vth时，外加较小的VDS，ID将随VDS上升迅速增大，此时为线性区，但由于沟道存在电位梯度，因此沟道厚度是不均匀的。 当VDS增大到一定数值（例如VGD=VGS，VDS=Vth），靠近漏端被夹断，VDS继续增加，将形成一夹断区，且夹断点向源极靠近，沟道被夹断后，VDS上升时，其增加的电压基本上加在沟道厚度为零的耗尽区上，而沟道两端的电压保持不变，所以ID趋于饱和而不再增加。另外，当VGS增加时，由于沟道电阻的减小，饱和漏极电流会相应增大。在模拟电路集成电路中饱和区是MOS管的主要工作区。 若VDS大于击