郭飞数电第二次实验报告.docxVIP

PAGE \* MERGEFORMAT13 实验Ⅱ组 组合逻辑电路性能与应用 姓名：郭飞 班级：151716班 学号一，实验名称 组合逻辑电路性能与应用 二，实验目的 掌握组合逻辑电路的功能分析与测试 掌握使用门电路设计组合逻辑函数的方法 理解全加器、译码器的功能 掌握集成组合电路应用 三，实验内容 组合逻辑电路功能测试 用基本逻辑门电路组成全加器 通用译码器功能分析 四，实验步骤 实验1 组合逻辑电路功能测试 预备知识 根据逻辑功能的不同，可以将数字电路分成两大类，一类为组合逻辑函数，另一类为时序逻辑函数。在组合逻辑函数中，任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。 确定一个组合逻辑电路的功能，是要对该组合逻辑电路进行分析，通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式，最后得到表示输出与输入关系的逻辑函数式。之后可用公式化简法或卡诺图化简法将得到的函数式化简或变换。为了使电路的逻辑功能更加直观，有时还可以将逻辑函数式转换为真值表的形式。 实验步骤 分析图2-7所示电路的逻辑功能，填写表2-2。 图2-7 表2-2 S1S0D0D1D2D3Y0000010010010110010011110000列写图2-7所示电路的逻辑表达式，列写真值表。 根据图2-7所示电路的真值表写逻辑函数。 从Multisim仿真软件的元件库中调出74LS00两只，按图2-7接线，并按表2-2置位，测试各输出端的逻辑状态，验证所测结果是否与上述分析一致。 总结图2-7所示电路的功能。 如实记录仿真过程及仿真结果，书写实验报告。 实验结果与分析 根据图2-7所示的逻辑电路，我们得出电路的逻辑表达式为： Y = （D0S0’S1’+ D1S0’S1+ D2S0S1’+ D3S0S1） 真值表部分截图为： 根据实验结果和真值表，我们可以分析出： （1）当S0 = 0，S1 = 0，可以看做一个比较器。当输入的二进制数D0D1D2D3小于等于0111时输出低电平，大于0111时输出高电平。 （2）当S0 = 0，S1 = 1时，对输入的二进制数D0D1D2D3对应十进制数对4取摸，当模为0,1时，输出低电平，当模为2,3时，输出高电平。 （3）当S0 = 1，S1 = 0时，对输入的二进制数D0D1D2D3对应十进制数对8取摸，当模为0,1,2,3输出为低电平，当模为4,5,6,7输出为高电平 （4）当S0 = 1，S1 = 1时，对输入的二进制数D0D1D2D3对应十进制数对2取摸，当模为0输出为低电平，当模为1输出为高电平 也就是说S0和S1起控制作用，对电路运行的模式进行选择，然后实现上述的功能。当然这样的电路还可以有其他功能，以上只是对其中一种功能（规律）进行了分析。 实验截图如下： 实验2 用基本逻辑门电路组成全加器 实验原理 全加器 在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加。这种运算称为全加，所用的电路称为全加器。 全加器可以用两个半加器和两个与门、一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。 组合逻辑电路的设计 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是要完成组合逻辑函数的设计。组合逻辑函数的设计工作通常可以按照如下步骤进行： 逻辑抽象 写出逻辑函数式 选定器件的类型 将逻辑函数化简或变成适当的形式 根据化简或变换之后的逻辑函数式，画出逻辑电路的连接图 本实验是要求用基本逻辑门电路组成全加器，即要求用基本逻辑门电路实现全加器的功能，这本质上是一个组合逻辑函数的设计问题。 实验步骤 设计一个用异或门74LS86（管脚图见图2-9）、与或非门74LS54（管脚图见图2-10）和非门74LS04（管脚图见图2-11）实现的全加器，画出逻辑电路图，写出逻辑表达式，并填写表2-4中的设计值。 图2-9 图2-10 图2-11 从Multisim仿真软件的元件库中调出异或门、与或非门和与门，按自己设计的电路连线，连线时注意与或非门中不用的与门输入端接地。 当输入端Ai、Bi和Ci-1按表2-4置位时，仿真测试上述所搭电路的输出，将仿真测试结果记入表2-4中的仿真测试值，并与设计值相比较。 表2-4 AiBiCi-1SiCi设