数字逻辑电路设计-(王毓银)讲义.第六章2.pptVIP

6.6采用小规模集成器件设计计数器 6.6.1 采用小规模集成器件设计同步计数器 6.6.2 采用小规模集成器件设计异步计数器 同步时序电路设计过程可用下图简要表示。 6.6.1 采用小规模集成器件设计同步计数器 设计步骤： 1. 作原始状态转移图，列状态转移表 2. 画次态卡诺图、输出卡诺图、写出状态转移方程、输出函数 3.根据状态转移方程检验自启动性 4.重新确定状态转移方程 5.画出新的状态转移图，验证自启动性 6.选择触发器，由状态转移方程得到激励函数 7. 根据激励函数及输出函数画出逻辑图 例：用触发器设计模6同步计数器 (1）作原始状态转移图 状态分配如下： S0=000，S1=001，S2=011， S3=111，S4=110，S5=100 6.6.1 采用小规模集成器件设计同步计数器 列出状态转移表 6.6.1 采用小规模集成器件设计同步计数器 * 数字电路与逻辑设计 第六章 时序逻辑电路(二) 西安邮电学院“校级优秀课程” 6.5采用中规模集成器件设计任意进制计数器 ★计数器设计步骤如下： 根据设计要求，确定有效状态； 2. 画状态转移图； 3. 选择集成器件，查看器件功能表； 选择合适的反馈形式和反馈信号； 5. 画逻辑电路图； 6. 画出工作波形图（可选）。 一、利用同步计数器实现任意模M计数器的方法： (一）利用清除端的复位法。 （反馈清零法） (二）利用置入控制端的置位法。（同步预置法） MN,N为单片计数器的最大计数值 利用清除端的复位法或置入控制端的置位法进行设计。 2. MN,N为多片计数器级联后的最大计数值 当要实现的模值M超过单片计数器的计数范围时，必须首先将多片计数器级联，以扩大计数范围（N=10n 或16n），然后利用整体同步置入端的置数法和利用整体清除端复位法构成模M计数器。 多片74160 、74162级联，N=10n 多片74161 、74163级联，N=16n 6.5采用中规模集成器件设计任意进制计数器 6.5采用中规模集成器件设计任意进制计数器 1. MN,N为单片计数器的最大计数值 当计数至SM时，利用SM状态产生一清除信号，加到清0端，使计数器返回到S0状态，从而实现模M的计数器。 (一）反馈清零法 确定有效状态（必须从全0开始）； 产生异步清除端信号 ； 画逻辑图。 设计方法: 例：应用4位二进制同步计数器74161实现 模10计数器，要求采用清除端复位法。 分析： ① 根据设计要求，确定各种状态0～9； ② 画状态转移图； (一）反馈清零法 6.5采用中规模集成器件设计任意进制计数器 计数器状态转移图为： 注意：用来清0的瞬态为M，该状态一经出现马上消失。 (一）反馈清零法 6.5采用中规模集成器件设计任意进制计数器 ☆ 为什么1010状态不算在主循环内，用波形图说明 画出电路原理图 同步计数器最低位Q0在CP↑翻转。先画最低位Q0。 当第十个脉冲上升沿到达后Q3Q2Q1Q0＝1010,/CR＝0。只要/CR=0,计数器强制置0。1010只能使Q3Q1出现一个很窄的小毛刺。 缺点:Q1输出波形上有毛刺。造成/CR脉冲宽度太窄，清0不可靠。 CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO CTP CTT 74161 1 (一）反馈清零法 6.5采用中规模集成器件设计任意进制计数器 6.5采用中规模集成器件设计任意进制计数器 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO CTP CTT 74161 当第十个CP↑到来： 1 0 1 1 G1 G2 G3 0 1 0 当第十个CP↓到来： 0 1 在第十个CP的作用下，Q端输出的清0信号宽度和计数脉冲CP=1的持续时间相同。足以保证各级触发器能正常工作。 基本触发器Q=0，/CR=0,使Q3Q2Q1Q0=0000。 基本触发器Q=1，/CR=1。 0 0 0 1 0 0 加基本RS触发器，使 /CR 脉冲宽度变宽 CP 1 (一）反馈清零法 工作波形图： 1 2 3 4 5 6 7 8 9 10 (一）反馈清零法 (二)同步预置法： 利用置数端，以置入某一固定二进制数值的方法，从而使N进制计数器跳跃(N-M)个状态，实现模值为M的计数器。 设计方法： · 确定有效状态（连续的M个状态） · 确定置入数据（由第1个状态确定） · 产生同步置入端信号（由最后1个状态确定） · 画逻辑图 1. MN,N为单片计数器的最大计数值 6.5采用中规模集成