计算机硬件第5章.pptVIP

第5章 储器和高速缓存技术 本章重点 : 存储器在微型机系统中的连接、宽度扩充和字节扩充 微型机中存储器的层次化结构 32位微型机系统中的内存组织 高速缓存的全相联、直接映象和组相联三种组织方式 高速缓存的数据更新方法 高速缓存控制器的功能 5.1 存储器和存储器件 5.1.1 存储器的分类 根据用途和特点，可分为： (1).内部存储器，简称为内存或主存 快速存取 容量受限制 (2).外部存储器，简称为外存 容量大 速度慢 5.1.2 性能指标 ① 易失性 ② 只读性 ③ 存储容量 ④ 速度 ⑤ 功耗 5.1.3 随机存取存储器RAM 特点：既可读又可写 分类：按其结构和工作原理分为： 静态RAM即SRAM 动态RAM即DRAM SRAM和DRAM SRAM 速度快 不需要刷新 片容量低 功耗大 DRAM 片容量高 需要刷新 5.1.4 只读存储器ROM ROM的特点： 只许读出 不许写入 ROM器件的优点 ： 结构简单，所以位密度高。 具有非易失性，所以可靠性高 用途： 常用来存放系统启动程序和参数表等 ROM的分类 根据信息的设置方法，ROM分为5种 ： 掩膜型ROM 可编程只读存储器PROM 可擦除可编程只读存储器EPROM 可用电擦除的可编程只读存储器E2PROM 闪烁存储器（flash memory） 闪烁存储器的特点： 非易失性 可靠性 高速度 大容量 擦写灵活性 5.1.5 内存的行列结构 字节为基本单位 常用单位有KB、MB、GB和TB 1KB＝1024B 1MB＝1024KB 1GB＝1024MB 1TB＝1024GB 存储方式 为简化选择单元的译码电路，按矩阵方式组织存储单元。 例如：1KB内存，若一字排开，需要1024条译码线；若用32*32矩阵形式排列，只需要32条行和32条列选择线，即5条行地址和5条列地址线 32行×32列矩阵和外部的连接 5.1.6 存储器与CPU连接考虑 1 考虑因素 高速CPU和较低速度存储器之间的速度匹配问题，可通过加入Tw解决； CPU总线的负载能力问题，可通过加入PCI总线控制器解决； 片选信号和行地址、列地址的产生机制。 解决方法：高位地址选片，低位地址选存储单元 存储器芯片片选信号方法 ： 全译码法 ? 适用于组合容量较大的存储器 ? 结构复杂 部分译码法 线译码法 ? 适用于容量较小的存储器 ? 结构简单 2 SRAM的使用举例 说明 上图中4个4Kb×8的芯片构成16KB的SRAM子系统，这个子系统分为两部分： 4Kb×8的存储模块 总线驱动器和外围电路 两点说明： 关于片选信号CE#和数据线 关于写信号WE# 3. DRAM和DRAM控制器的使用举例 5.1.7 存储器的扩充 （1）存储器容量的扩充体现在两方面： 数据宽度的扩充 字节数的扩充 （2）数据宽度扩充和字节数扩充的方法 扩充存储器的数据宽度 扩充存储器的字节容量 5.2 存储器的体系结构 5.2.1 层次化的存储器体系结构 1 层次化总体结构 层次化的概念 层次化的优点 层次化的实现 存储器的层次化总体结构 2 内存的分区结构 内存分为： 1.基本内存区(conventional memory) 2.高端内存区(upper memory) 3.扩展内存区(extended memory) 基本内存区的组织 高端内存区的组织 5.2.2 计算机系统的内存组织 1 16位微机系统的内存组织 8086用20位地址总线寻址1MB存储空间，由两个存储体组成： 奇地址存储体 偶地址存储体 16位CPU对存储器的访问分为： 按字节访问 按字访问 16位微机系统的内存组织 2. 32位微机系统的内存组织 5.3 计算机系统中的高速缓存技术 5.3.1 高速缓存概述 高速缓存系统包含三个部分： 高速缓存模块 主存 高速缓存控制器 高速缓存系统的框图 区域性定律 时间区域性 空间区域性 5.3.2 高速缓存的组织方式 （1）按照主存和高速缓存之间的映像关系，高速缓存有三种组织方式。即： 全相联方式 直接映像方式 组相联方式 （2）三种组织方式的优缺点 高速缓存的三种组织方式 5.3.3 高速缓存的数据更新方法 同样一个数据可能既存在于高速缓存中，也存在于主存中。当数据更新时，可能前者已更新，而后者未更新。 有多个部件可访问主存时，主存的一块可能对应于多个高速缓存中的各一块，于是，就会产生主存中的数据被某个总线主部件更新过，