原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
1.2V130nm工艺为1.8V)、辅助电源(VCCAUX)
Allegro 3
Allegro 3
AAlllleeggrroo 学习笔记之33—电源层、地层分割
现在的FPGA、ARM、DSP等芯片电源都分好几个电压，内核电压(VCCIN
T 通常90nm 工艺为1.2V，130nm 工艺为1.8V)、辅助电源(VCCAUX)和IO 电
压(VCCO)，所以在多层板就需要分割电源层。还有就是AD和DA电路，模拟
地和数字地也需要隔离，多层板的底层需要把模拟地和数字地分隔开。
下面以6 层板地层分割为例，说明Allegro 层分割的步骤：
1.选择菜单栏 Add—Line(当然Add 菜单下面的Circle、Rectangle 都行，只要
能画封闭区域就行)
1. Options 选项框的选择如下:其中
� Active Class选择Anti Etch，隔离层，由于是要画隔离线，所以要选隔
离层；
� Subclass 选择GND/VCC，也就是选择所要分割的平面，多层板通
常是对电源层和地层进行分割；
� Line lock 选择默认的就可以，就是走线的时候，拐角走45°；还
可以选择Arc有弧度的拐角；
� Line width 填写20，这样的话隔离线的线宽就为20mil。
2. 在层中绘出想要隔离分割的区域
4.选择菜单栏Edit——SplitPlane——Create
5.选出所要分割的层(也就是刚才在Anti Etch 画线那层)，选择Dynamic 动态覆
铜，这样的话会自动避让过孔走线什么的。
6. 选择相应的Net，直到最后一块区域完成。
下面是对Xilinx FPGA Spartan 3E XC3S500E FT256 的BGA 封装芯片
的电源层的分割。
参考资料：
1）Allegro 中电源层分割的步骤-电子开发网
/html/PCBjishu/2008/0903/3332.html
2）想问问过来人都是怎么应对跨分割走线问题的！[中国PCB论坛网]
/dispbbs.asp?boardID=4ID=182070page=12
系统分类: PCB | 用户分类: Allegro (Cadence SPB) | 来源: 原创 | 【推荐
给朋友】 | 【添加到收藏夹】
该用户于2009/6/10 11:07:25 编辑过该文章
文档评论（0）