基于quartus的电子钟.doc

电子线路设计Ⅱ ——基于QuartusII软件的数字钟 多功能数字钟设计 设计内容简介 电子数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，因此得到了广泛的使用。电子数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，此次设计与制做电子数字钟就是可以了解电子数字钟的原理，学会制作电子数字钟。通过电子数字钟的制作能进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 这次电子数字钟的设计主要是利用74LS90的计数功能来实现电子钟时、分、秒的跳变，整个设计主要分为六个模块：时模块、分模块、秒模块、分频模块、校时校分模块、整点报时模块。时、分、秒模块分别用两块74LS90实现，并且分别将它们设置为60进制，60进制，24进制。秒信号的产生用石英晶体振荡器加分频器来实现，将秒信号送入秒模块，每累计60秒发出一个分脉冲信号，分模块每累计60分钟，发出一个时脉冲信号，时模块实现对24小时的累计，通过六个七段数码管显示出来。整点报时电路根据计时系统的输出状态产生一脉冲信号，然后加上一个高频或低频信号送到蜂鸣器实现报时。校时电路是直接加一个脉冲信号到时计数器或者分计数器或者秒计数器来对“时”、“分”、“秒”显示数字进行校对调整。 本数字钟以计时为基本功能，可以完成00:00:00到23:59:59，以及星期一至星期日的计时功能，并在控制电路的作用下具有保持、快速校时、快速校分的功能。在具有基本功能的基础上，增加了下列扩展功能：闹钟、整点报时功能。 数字计时器是由分频电路、计时电路、控制电路、译码显示电路等几部分组成的。其中，分频电路将试验箱提供的48Mhz的频率分成各模块电路所需要的频率；计时电路完成计时功能，并与动态显示电路相连，将时间、日期、星期等信息显示在七段数码管上；秒表电路启动后可完成最小单位为0.01秒的计时；以上各部分电路均与译码显示电路连接，将以上数据分别显示，通过按钮切换。 系统结构如下图所示 二.设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械钟相比具有更高的准确性和直观性，且无机械装置，因此得到了广泛的使用。 数字钟从原理上是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。设计与制做数字钟了解数字钟的原理，学会制作数字钟.而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及用方法.且由于数字钟包括组合逻辑电路和时电路.通过可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.1秒响1秒停地响5次； （5）为保证计时器的稳定性及准确性，由晶体振荡器提供时间基准信号。 四、各模块电路原理 1、分频电路 实验箱上提供振荡源为48MHz，为获得秒脉冲信号和显示电路中需要频率，以及消除触点抖动所需频率，需要对该振荡源进行分频处理。处理的过程示意如下： 主要采用74160芯片和7490芯片以及其他逻辑门组成不同进制的计数器逐级分频，将16分频放在最后一级以得到占空比为50%的方波。 2、计时电路 计时电路可实时提供时间信息，包括时、分、秒。电路原理与秒表计时原理相同，用两级60进制计数器记录秒和分。同时级联的第三季24进制计数器记录小时，并向日期及星期电路提供一个周期为24小时的驱动信号。 脉冲输入端CLOCK和调时端通过一或门接入每级脉冲输入，实现调时与计时互不冲突 （1）秒 60进制原理图，将d[4]和d[6]接与门级联分如图 （2）分60进制原理图 包含级联原理如秒 （3）小时 24进制 （4）星期电路 3、按键除颤电路 作为机械开关的键盘，在按键操作时，机械触点的弹性及电压跳动等原因，在触点闭合或开启的瞬间会出现电压的抖动，如果不进行处理就会造成误操作。按键去抖动的关键在于提取稳定的低电平状态。滤除前沿、后沿抖动毛刺。对于一个按键信号，可以用一个脉冲对它进行采样。如果连续几次为低电平，可以认为信号已经处于稳定状态，这时输出一个低电平按键信号。 电路中的CLOCK可以为一个100hz的脉冲信号 电路原理图 4、控制电路 控制电路原理是将脉冲送入各计时计数器的调整端，实现对时间和日期等5种信息的调整。设有“切换”和“校准”两个按键，每按动一次“切换”按键，给计数器74160送入一个脉冲，计数信息送入数据选择器74138为脉冲选择不同的输出端，同时计数信息通过译码器74154译码，选择不同的灯亮起，提示当前脉冲输出的端口，按动一次“校准”按键，送入一个脉冲。闹钟调整电路原理于此相同，不再赘述。 原理图如下： 5、报时电路 每当计时到整点后，蜂鸣器报时5秒。将当前时间的时和分与设置的时间00:05比较，小于即输入信号