嵌入式系统第七章ARM的存储器系统及设计教案.ppt

第7章 ARM的存储器系统及设计 1 存储器系统 表2.7 6组/7组的存储器映射地址 各引脚功能： 特殊功能寄存器 Flash设计 相关芯片引脚说明： 3.1 基本电路设计 3.1.1 电源电路设计 S3C2410X需要3.3V和1.8V两种供电电压，是由5V电源电压经 LM1085-3.3V和 AS1117-1.8V分别得到 3.3V和1.8V的工作电压。开发板上的芯片多数使用了 3.3V电压，而 1.8V是供给 S3C2410 内核使用的。5V电压供给音频功放芯片、LCD、电机、硬盘、CAN总线等电路使用。具体如图3.1所示。 3.1.2 复位电路设计 硬件复位电路实现对电源电压的监控和手动复位操作。IMP811T 的复位电平可以使 CPU JTAG（nTRST）和板级系统（nRESET）全部复位；RESET反相后得到nRESET信号。 3.1.3 晶振电路设计 S3C2410X微处理器的主时钟可以由外部时钟源提供，也可以由外部振荡器提供，通过引脚OM[3:2]来进行选择。 OM[3:2]=00时，MPLL和UPLL的时钟均选择外部振荡器； OM[3:2]=01时，MPLL的时钟选择外部振荡器；UPLL选择外部时钟源； OM[3:2]=10时，MPLL的时钟选择外部时钟源；UPLL选择外部振荡器； OM[3:2]=11时，MPLL和UPLL的时钟均选择外部时钟源。 S3C2410X其余部分引脚说明： END 图3.12 SST39LF/VF160的存储系统电路图 2．Nand Flash与S3C2410X微处理器接口电路设计 Nand Flash相对于Nor Flash接口复杂得多，但对于S3C2410X微处器提供了Nand Flash的接口，使其在嵌入式应用系统中的接口大大简便。 例：K9F1208UDM-YCB0/K9F1208UDM-YIB0 存储器与S3C2410X微处理器接口。 K9F1208UDM-YCB0/K9F1208UDM-YIB0 存储器是64M×8位的NAND Flash存储器，数据总线宽度为8位，工作电压为2.7V-3.6V，采作48脚TSOP封装，系统的编程和擦除电压仅需3.3V，其引脚如图3.13所示，引脚功能如表3.3所 表3.3 U-K9F1208UDM引脚功能表 图3.13 U-K9F1208UDM引脚图 （2）时钟控制逻辑。 时钟控制逻辑决定了所使用的时钟源，是采用MPLL作为FCLK，还是采用外部时钟。复位后，Fin直接传递给FCLK，即使不想改变默认的PLLCON值，也需要重新写一遍。FCLK由ARM920T核使用，HCLK提供给AHB总线，PCLK提供给了APB总线。S3C2410X支持HCLK、FCLK和PCLK的分频选择，其比率是通过CLKDIV寄存器中的HDIVN和PDIVN控制的，如表2.11所示。 表2.11 分频设定表 （3）电源管理。 S3C2410X电源管理模块通过4种模式有效地控制功耗，即：Normal模式、Slow模式、Idle模式和Power-off模式。图2.12所示了S3C2410电源管理模式的转换关系。 图2.12 S3C2410电源管理转换模式 Normal模式：为CPU和所有的外设提供时钟，所有的外设开启时，该模式下的功耗最大。这种模式允许用户通过软件控制外设，可以断开提供给外设的时钟以降低功耗。 Slow模式：采用外部时钟生成FCLK的方式，此时电源的功耗取决于外部时钟。 Idle模式：断开FCLK与CPU核的连接，外设保持正常，该模式下的任何中断都可唤醒CPU。 Power-off模式：断开内部电源，只给内部的唤醒逻辑供电。一般模式下需要两个电源，一个提供给唤醒逻辑，另外一个提供给CPU和内部逻辑，在Power-off模式下，后一个电源关闭。该模式可以通过EINT[15:0]和RTC唤醒。 （4）时钟和电源管理寄存器 S3C2410X通过控制寄存器实现对时钟和电源的管理，相关寄存器如表2.12所示。 表2.12 时钟控制器 表2.12 时钟控制器(续) #define Olocktime 0x00 /* R/W, PLL lock time count register */ #define oMPLLCON 0x04 /* R/W, MPLL configuration register */ #define oUPLLCON 0x08 /* R/W, UPLL configuration register */ #define oCLKCON 0x0C /* R/W, Clock genera