基于PFGA的万年历的设计技术总结.doc

郑州大学西亚斯国际学院 本科毕业论文（设计） 题 目 基于FPGA的万年历的设计 指导教师 周晓平 职称 讲师 学生姓名 陈 重 学号 20111521131 专 业 电子信息工程 班级 电信（1）班 院 （系） 电子信息工程学院 完成时间 2015年4月7号 基于FPGA的万年历的设计 摘 要 基于FPGA的万年历的设计，基本功能是用来显示年月日时分秒及时间修改功能。数字日历是采用数字电路实现对ho、mi、se计时的装置，主要包括组合逻辑电路与时序电路，主要完成的功能是使用VerilogHDL语言，在QuartusII上完成电路设计，模拟程序开发，基本功能是能够显示/修改ho、mi、se，主要有：主要遥控模块、时间及其数据显示调设、时间多路选择、显示调整、日期的自动工作与设置、秒表计时模块、钟表模块、频率选取模块、译码器组成万年历的系统电路设计。软件模拟直接在FPGA软件上进行编译仿真与实验开发板共同完成。对于程序的编写使用VerilogHDL语言，根据不同模块的功能和各个模块之间的相互作用控制关系进行编译仿真。 电子万年历是采用的是以秒表计时显示时间的工具，大量运用于居室、办公室、商场、汽车站、火车站等场合。与古老的钟表进行比较拥有较好的精准性、灵活性、美观性、并拥有较长的使用年限。数字万年历主要包括组合逻辑电路与时序电路，还能展现自动报警、定时广播信息等功能。数字电子万年历采用软件开发模拟，使开发生产的成本大大降低，而且功能上有很强的灵活性，如果想改变它的功能只需要在软件上进行修改就能完成。相对于老式钟表来讲精度大大增加，并且维修改动更为方便，也不用像日历一样每天翻页，使人们的的生活更加方便。因此研究数字万年历有非常重要现实意义，匹配当前电子仪器的开发优势，对于当前市场也有相当大的潜力。 关键词 FPGA /万年历/VerilogHDL/QuartusII BASED ON THE DESIGN OF THECALENDAR FPGA CIRCULT ABSTRACT Calendar design based on FPGA , which basic function is to display date with the change of time. Digital calendar is realized by using digital circuit to record time . Digital circuits mainly includes the combinational logic and sequential circuits , Its main task is to use VerilogHDL language to complete circuit design and simulation on the QuartusII .its basic function is to be able to display or modify time Circuit is divided into combination logic andsequential,mainlyincludefrequency division ,control ,adjustment of time display ,date ,time ,display control ,code translator.software simulation directly conducted on QuartusII and FPGA adaptor .For the writing of the program use VerilogHDL language ,according to the features of different modules and interaction control of the relationship between various modules compiled simulation.The digital Calendar is realized by using digital circuit minutes and seconds for timing device .it is widely used in home .office shopping malls ,railway stations etc .Compared wit