第二章 TMS320C2xx的CPU结构和存储器配置.pptVIP

第二章 TMS320C2xx的CPU结构和存储器配置 2.1 TMS320C2xx系列DSP结构 2.2 C2xx的总线结构 2.3 C2xx系列CPU结构 2.4 C2xx存储器和I/O空间 2.5 程序控制 第二章 TMS320C2xx的CPU结构和存储器配置 2.1 TMS320C2xx系列DSP结构 2.1.1 概述 X24系列DSP是TI公司推出的面向数字控制系统，特别是运动控制系统的16位DSP。主要包括三个功能单元：CPU、内部存储器和外围设备。其功能框图及引脚分布图见图2.1、图2.2和图2.3。 第二章 TMS320C2xx的CPU结构和存储器配置 2.1.2 C24x控制器结构 X24X（16位定点，20-40MHz）系列是目前还在使用的2000系列最低端产品，专门为运动控制设计的16位定点芯片。它集成了一个DSP核及大量外设、事件管理器等，并可以扩展外部存储器，成为一个功能完整的控制器件。 该系列也曾经有面向消费、工业系统、高性能/高精度三个发展方向，但按TI公司的战略，X24X将逐步朝X28X系列发展。 该系列又分为： 1．不带FLASH存储器的TMS320C24X，如C249/C242。 2．带FLASH存储器的TMS320F24X，如F240/F241/F243。 3．低功耗的TMS320LX24XX，如LC2402/2404/2406、 LF2402/2406/2407。 4．代码可加密的TMS320LX240XA，如LC2402A/2404A/2406A、LF2401A/2402A/2403A/240A/2407A。 第二章 TMS320C2xx的CPU结构和存储器配置 X24X系列DSP的特点为： 1．内部器件：32位ALU、32位累加器，16位X16位并行乘法器、32位乘法结果寄存器，三个定标移位器、8个辅助寄存器。 2．存储器：544字DRAM、16K程序ROM或FLASHROM，最大寻址224K字。部分器件带有软件等待状态产生器及外部存储器接口EMI，根据型号不同，可以接不同大小的外部存储器。 3．4级流水线，8级硬件堆栈，6个外部中断。 4．采用静态CMOS工艺，4种低功耗操作模式。 5．单指令周期小于50nS，主频20-40MHz，绝大多数指令可以在单周期内完成。 6．片上集成事件管理器、ADC、28个可编程I/O引脚、锁相环时钟发生器、看门狗、串行通讯接口、串行外设接口等。 第二章 TMS320C2xx的CPU结构和存储器配置 2.2 C2xx的总线结构 如图2.4，系统包括6组独立的16位并行程序和数据总线。 它们是： 1．PAB：程序地址总线。 2．PRDB：程序读总线。 3．DRAB：数据读地址总线。 4．DRDB：数据读总线。 5．DWAB：数据写地址总线。 6．DWEB：数据写总线。 由于使用了独立的总线系统，CPU可以在同一周期内对数据存储器同时进行读写访问。 第二章 TMS320C2xx的CPU结构和存储器配置 第二章 TMS320C2xx的CPU结构和存储器配置 2.3 C2xx系列CPU结构 CPU由输入和输出数据定标移位器、中央算术逻辑单元（CALU）、乘积单元、乘积定标移位器、累加器（ACC）、辅助寄存器算术单元（ARAU）、状态寄存器（ST0和ST1）、配置寄存器等组成。 CPU共有11个寄存器：ACC、 ST0、ST1、AR0---AR7。 图2.5为CPU的基本结构图。 第二章 TMS320C2xx的CPU结构和存储器配置 2.3.1 中央算术逻辑单元（CALU）和累加器（ACC） 该单元包括（如图2.6） ： （1）32位多路选择器（MUX）——从输入移位器或乘积移位器中，选择其一送CALU。 （2）32位中央算术逻辑单元（CALU）——对累加器和MUX的输出进行算术逻辑等运算。如16位加、16位减、布尔逻辑运算、位测试、移位、旋转等。 （3）32位累加器（ACC）——对来自CALU的数据进行移位操作。 （4）32位输出移位器——对ACC输出的高位字或低位字的拷贝进行移位。 其输出最终将通过数据写总线送到数据存储器。 第二章 TMS320C2xx的CPU结构和存储器配置 2.3.2 输入定标移位器 如图2.7所示，该单元为32位。它接受来自程序读总线和数据读总线的两个16位数值，进行调整，然后送到中央算术逻辑单元。 它由多路选择器MUX、输入移位器构成。 多路选择器把两组数据进行分时选择，输入移位器进