计算机系统结构电子教案(课5).pptVIP

2014.2.17 计算机系统结构 3.4 RISC的基本流水线(P70) RISC流水线5段功能的初步定义（时钟周期图Cycle） RISC流水线5段功能的初步定义 3.4.1 用顺序方式实现RISC详解 3.5 基本的MIPS流水线（P87） 流水方式运行带来的结构冲突 3.5.1 MIPS的一种简单实现 3.4.2 相关与冲突(P72) 3种相关与3种冲突的关系 冲突的通用处理方法——暂停 1. 结构冲突——特异处理方法（P75） 例3.5（不用“完全流水化功能单元”的例子，2版教材） 例3.5 的进一步推导 2. 数据冲突——特异处理方法（P76） 定向路径（相关专用通路） 采用定向技术后消除停顿的情形 采用定向技术后减少停顿的情形 数据冲突的分类（P76） 3. 控制冲突——特异处理方法（P79） 3. 控制冲突——特异处理方法（P79）续 改进后的MIPS流水线（P90） 改进流水线上使用定向技术的延迟时间 各种处理控制冲突方法的性能公式（2版P104） 各种冲突处理方法小结（同学们自己做） 实验2——MIPS流水线部件与指令周期 作业5（第5次课） * 下面是RISC的指令流水线简化结构图（5段结构），每段1个时钟周期。 (1)流水运行方式 IF ID EX Mem WB IF ID EX Mem WB 指令K 指令K+1 取指 PC+4 译码 取数 计算 判断 访存 送PC 写回 (2)顺序运行方式 IF ID EX Mem WB IF ID EX Mem WB 指令K 指令K+1 取指 译码 取数 计算 判断 访存 送PC 写回 为了简单，先考虑顺序处理方式下的工作过程（即不考虑并行处理多条指令）： (1) IF —— 取指周期（后来称IM） (2) ID —— 指令译码/读寄存器周期 (3) EX —— 执行/地址计算周期 做4种操作之一：存储器地址计算、寄存器/寄存器ALU运算、寄存器/立即数ALU运算、分支地址计算与条件判断。 (4) MEM —— 存储器访问/分支完成周期（ALU指令不需要）（后来称DM） 做2种操作之一：存储器访问、根据分支条件对PC赋值。 (5) WB —— 写回寄存器周期（分支指令不需要） 做2种操作之一：ALU结果写寄存器、LOAD结果写寄存器。 总周期数 = n × CPI（ALU和分支指令的CPI=4，其它指令的CPI=5） 　　按流水方式运行需要解决的问题： 　　存储周期———每个时钟周期都至少访问一次存储器，所以存储器件的访问周期必须缩短为顺序方式的1/5（流水线必须配用高速存储系统）。 　　冲突———①前面指令在MEM修改PC与后面指令在IF做PC+4发生PC冲突； ②前面指令在MEM访存与后面指令在IF取指发生存储器冲突； ③前面指令在WB写寄存器与后面指令在ID读寄存器发生寄存器冲突。（下页图） 　　对策———①用多路器选择PC+4送PC，还是ALUout送PC；②IF改成访问指令存储器IM，MEM改成访问数据存储器DM，以避免存储器冲突；或者虽共用一个存储器，但是分别连到指令Cache、数据Cache； ③寄存器冲突留待下文解决。 　　寄存器文件——每条指令启动后就被分配一组暂存器，称为“寄存器文件”，用以保存自己的临时数据，如NPC、IR等，它们伴随指令逐段推进，直至指令结束。在没有操作的段，寄存器文件被直接拷贝到下一段。（P119） 　　总周期数 = n + m – 1 + stall总数（无相关、无冲突情况下） (1)3种冲突 IF ID EX Mem WB IF ID EX Mem WB 指令K 指令K+1 译码 取数 访存 送PC 写回 (2)存储器哈佛结构、分离Cache结构 CPU 指令K+3 指令K IF ID EX Mem WB 指令K+2 IF ID EX Mem WB 指令K+3 取指 PC+4 指令存储器 数据存储器 CPU 指令Cache 数据Cache 内存 相关dependence ：一条指令依赖另一条指令的结果。 冲突hazard ：由于相关或其它原因，一条指令暂时停下来等待另一条指令执行，不然就会产生错误的结果（与程序员预期的不一致）。 相关的分类 1. 数据相关：前面指令的结果作为后面指令的操作数（真数据相关） 2. 名相关：两条指令使用了同一个寄存器或存储单元，并非要传送数据 3. 控制相关：分支指令等改变PC值的情况 反相关 名相关