浅谈时序约束_附件.pdf

致给奋斗于FPGA 技术领域的朋友们 By Camp 浅谈时序约束 本文将最简单、最通俗易懂的方式来说明时序约束的问题,篇幅尽可能的简短。文中以 几个必须懂得知识展开. 择优选看. 1. FPGA 内部结构及设计思路 2. 触发器工作原理 3. 系统时序问题 致给奋斗于FPGA 技术领域的朋友们 By Camp 1. FPGA 内部结构及设计思路. 时序约束，不得不说的内部结构，先看一幅图 从图中可以看到很多器件，包括芯片、按键、数码管、蜂鸣器、晶振等等。再 看看各个器件之间的连线。 以下来解剖这个系统，当然前提我知道这个系统是8 路抢答器。8 个人等裁判 喊开始，8 个按键按下的顺序有时是可以确定的。为什么是有时，这里必须解释一 下，系统的输入(8 个按键) 是被一个叫”采样时钟”的边沿采集。如果在某个开始采 样时钟的采样边沿中，有多个按键被采样，后果怎样？(这个问题在现场是不应该 出现的) 当然这种结果只有设计系统人员才知道如何解决。作为一个解剖该系统的 人员(从我的角度)。两种方式可以解决这种问题。 A) 提高采样时钟的频率，把时钟提高了，采样的周期变窄了，两个按键同时 对控制系统的触发就减少了冲突的可能性. 但总的来说还是有可能。 B) 实现优先级，这个可以加固A)中的做法，若真出现多个选项同时触发，没 办法，只能通过优先级来处理。对于这种方法，通过实际验证是可行的。 为什么？当时钟提高到一个层次之后，外部条件的影响比重更大。比如参 与者接收到”开始”信号的时间先后、参与者反应速度、按键的质量均衡等 等 经过以上问题后，系统设计人员经过权重，自己选出一套方案。达到最终目的。 系统解剖完了，但好像跟我们的主题有点偏差. 重新进入轨道。 回想一下FPGA 的综合过程： a 是将代码翻译成对应的资源，比如与非门、触发器、PLL 等等; (Translate) b 对应各个资源，划分后各个资源所在的位置(FPGA 内部); (Map) c 把各个资源给连接起来;(PlaceRoute) d 生成比特流文件，供下载. 在回头看看上面的抢答器，是否有点类似： a 设计方案，然后买来器件; b 把器件焊接到万能板上; c 对着电路图连接电路板中的器件。 当然生成比特流文件就不用，如果是单片机还要下载程序之类的。 致给奋斗于FPGA 技术领域的朋友们 By Camp FPGA 内部结构，打开你的书本的第一章，千遍一律的讲解内部结构看图 上图是网上载下的一张图，很多东西不是很重要。重要的是看它排布， 一看，种类很多、很整齐。 当然上面只是资源的示意图而已，跟抢答器板上的器件一样，如果不给它们连 线，它们一点作用都没有。所以， FPGA 内部自然就有很多连线，到底多少条，怎 么连，那是它的事，也是你的设计问题(当然没有深入,深入的话可以说明连线之间 的关系)。当然连线的条数也是有限的。不可能无限(这也就是为什么当如果消耗资 源过大有时无法布线的问题) 。 当你做了时钟约束之后，综合工具将尽可能的满足你的时序需求布线。比