第5章主存储器-西华大学.PPT

用256×4位的芯片组成1K ×8位RAM的方框图 2．4KB RAM的连接 例：用SRAM芯片2114（1K×4bit）组成4KB存储器，地址总线为A15~A0,双向数据总线D7~D0,读写信号WE，试设计存储器并画出其与CPU的连接，要求分析芯片地址分配情况。 (1)计算出所需的芯片数 (2)构成数据总线所需的位数和系统所需的容量 (3)控制线，数据线，地址线的连接：有线选方式、部分译码方式和全译码方式之分。 分析设计的步骤: 用2114芯片组成4KB RAM全译码方式结构图 CPU 全译码方式地址分布表 第一组：A15 ~ A10 A9~A0 地址分布 地址最低 000000 0000000000 0000H 地址最高 000000 1111111111 03FFH 第二组：A15 ~ A10 A9~A0 地址分布 地址最低 000001 0000000000 0400H 地址最高 000001 1111111111 07FFH 第三组：A15 ~ A10 A9~A0 地址分布 地址最低 000010 0000000000 0800H 地址最高 000010 1111111111 0BFFH 第四组：A15 ~ A10 A9~A0 地址分布 地址最低 000011 0000000000 0C00H 地址最高 000011 1111111111 0FFFH 用2114芯片组成4KB RAM部分译码结构图 CPU 部分译码方式地址分布表 第一组： A15 ~ A10 A9~A0 基本地址分布 基本地址最低 000000 0000000000 0000H 基本地址最高 000000 1111111111 03FFH 第二组： A15 ~ A10 A9~A0 基本地址分布 基本地址最低 000001 0000000000 0400H 基本地址最高 000001 1111111111 07FFH 地址分布：0000H~03FFH；1000H~13FFH；2000H~23FFH；3000H~33FFH …….. F000H~F3FFH 地址分布：0400H~07FFH；1400H~17FFH；2400H~27FFH；3400H~37FFH …….. F400H~F7FFH 第三组： A15 ~ A10 A9~A0 基本地址分布 基本地址最低 000010 0000000000 0800H 基本地址最高 000010 1111111111 0BFFH 第四组： A15 ~ A10 A9~A0 基本地址分布 基本地址最低 000011 0000000000 0C00H 基本地址最高 000011 1111111111 0FFFH 地址分布：0800H~0BFFH；1800H~1BFFH；2800H~2BFFH；3800H~3BFFH …….. F800H~FBFFH 地址分布：0C00H~0FFFH；1C00H~1FFFH；2C00H~2FFFH；3C00H~3FFFH …….. FC00H~FFFFH 用2114芯片组成4KB RAM线选控制译码结构图 CPU * * 西华大学电气信息学院 郑海春 * 微机原理及应用 主讲：郑海春 第5章 主存储器 第一节 半导体存储器的概念、分类和性能指标 第二节 读写存储器RAM 半导体存储器的概念、分类和性能指标 简介 简介 半导体存储器的分类 半导体存储器的分类 内存储器的性能指标 内存储